以前试用过多款记账软件，包括心中有数、天天流水账、熊猫记账等等。
心中有数使用比较方便，但功能方面有所欠缺。
熊猫记账功能倒是很强大，但记账方式不太灵活，感觉比较别扭。
紫辰记账本使用起来特别灵活，整体运行速度也比较快，以下是官方的介绍：账目明细：过往账务一清二楚通过按照月份，分类或账户等不同视图显示账目明细，让您随时掌握自己的财务状况，消费更加心中有数。
方便易用：账目管理如此轻松简洁优美的系统界面，无需任何培训和专业知识，让您立刻上手记账，轻松记帐和管理您的个人/家庭财务。
报表丰富：直观明了形式多样提供多种统计报表和统计图，直观地展示您的财务状况，让您对您的记账一目了然。
提供Excel、Html文件等多种报表导出格式。
安全可靠：数据加密永久保存

AnacondaPython3.6的32、64位的安装包以及安装步骤，官网子下载太慢，这种下载会减少浪费的时间

一本详细讲述LaTex的书，雷坛巨擘的扛鼎力作。
内容很具体，可以用来学习或作为工具书参考。

国家2015年职业分类大典，由于太大，分了2个RAR包，敬请谅解

eclipse-java-2020-06版本（64位），最新版，适用于JavaSE开发，JavaEE的插件等可以自己装上，官网下载太慢了，为了方便大家使用，可以直接下载这个哦

废话不说了，下面进入正题，学习FPGA经历了这么几个阶段：①、Verilog语言的学习，熟悉Verilog语言的各种语法。
②、FPGA的学习，熟悉QuartusII软件的各种功能，各种逻辑算法设计，接口模块(RS232,LCD,VGA,SPI,I2c等)的设计，时序分析，硬件优化等，自己开始设计简单的FPGA板子。
③、NiosII的学习，熟悉NiosII的开发流程，熟悉开发软件(SOPC,NiosIIIDE),了解NiosII的基本结构，设计NiosII开发板，编写NiosIIC语言程序，调试板子各模块功能。
先来说说第一个阶段，现在主要的硬件描述语言有VHDL，Verilog两种，在本科时老师一般教VHDL，不过现在Verilog用的人越来越多，其更容易上手(与C语言语法比较类似),也更灵活，现在的IC设计基本都用Verilog。
像systemC，systemVerilog之类的应该还在萌芽阶段，以后可能会有较大发展。
鉴于以上原因我选择了Verilog作为我学习的硬件描述语言。
其实有C语言的基础，学起Verilog的语言很简单，关键要有并行的概念，所有的module，assign，always都是并行的，这一点与软件语言有明显不同。
这里推荐几本评价比较好的学习Verilog的书籍：①、《verilog数字系统设计教程》，这本书对于入门是一本很好的书，通俗易懂，让人很快上手，它里面的例子也不错。
但本书对于资源优化方面的编程没有多少涉及到。
②、《设计与验证VerilogHDL》，这本书虽然比较薄，但是相当精辟，讲解的也很深入，很多概念看了这本书有种豁然开朗的感觉，呵呵。
学习Verilog其实不用看很多书，基本的语法部分大家都一样，关键是要自己会灵活应用，多做练习。
Verilog语言学了一段时间，感觉自己可以编点东西，希望自己编的程序在板子上运行看看结果，下面就介绍我学习的第二个阶段。
刚开始我拿了实验室一块CPLD的开发板做练习，熟悉QuartusII的各种功能，比如IP的调用，各种约束设置，时序分析，Logiclock设计方法等，不过做到后面发现CPLD的资源不太够(没有内嵌的RAM、不能用SignalTapII，LE太少等)，而实验室没有FPGA开发板，所以就萌生了自己做FPGA开发板的意图，刚好Cadence我也学的差不多了，就花了几天时间主要研究了FPGA配置电路的设计，在板子上做了Jtag和AS下载口，在做了几个用户按键和LED，其他的口全部引出作为IO口，电路比较简单，板子焊好后一调就通了(心里那个爽啊...)。
我选的FPGA是cycloneII系列的EP2C5，资源比以前的FPGA多了好几倍，还有PLL，内嵌的RAM，可以试试SignalTapII，用内嵌的逻辑分析仪测试引脚波形，对于FPGA的调试，逻辑分析仪是至关重要的。
利用这块板子我完成了项目中的几个主要功能：RS232通信，指令译码，配置DDS，AD数据高速缓存，电子开关状态设置等，在实践中学习起来真的比平时快很多，用到什么学什么动力更大。
这个时候我主要看的数据有这几本感觉比较好：①、《AlteraFPGA/CPLD设计（基础篇）》：讲解一些基本的FPGA设计技术，以及QuartusII中各个工具的用法（IP，RTL，SignalProbe，SignalTapII，TimingClosureFloorplan，chipEditor等），对于入门非常好。
②、《AlteraFPGA/CPLD设计（高级篇）》：讲解了一些高级工具的应用，LogicLock，时序约束很分析，设计优化，也讲述了一些硬件编程的思想，作为提高用。
③、《FPGA设计指南--器件，工具和流程》：这本书看了他的目录忍不住就买了，这本书讲述了FPGA设计的各个方面，虽然每个方面都是点到为止，但能让你有个整体的概念，了解FPGA的所有设计功能，了解FPGA开发的整个流程。

因为是VUESPA，所以需要单独写一个模块，是关于调用微信sdk和初始化微信sdk配置的模块。
以下是代码，因为微信配置代码太长了，所以稍微做了一下封装

跟MVP杨旭学习asp.netcore3.0前6节课程源代码。
这位大佬的课程源码并没有公布出来，可能是太简单了。
所以这里的源代码是我照着视频练习所敲下来的，希望对需要的学友们有所帮助。
这里为大家附上视频课程地址：https://www.bilibili.com/video/av65313713非常厉害的技术大牛，并且讲课风格高度凝炼，思路清晰，没有半句废话，是不可多得的高质量视频教学。

使用v4l2在qt实时显示摄像头数据。
未使用opencv。
uvc摄像头都可使用。
这样的代码不应该需要太多积分，但时间久了积分上去了，特意来减少所需积分，希望大家喜欢。

官网下载太慢甚至无法下载，所以放置于此处，便于自己和他人方便取用。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。