https://download.csdn.net/download/qq_41739364/86339152
2024/11/2 16:33:25
2.08MB
1
Tomasulo算法的模拟软件,可任意设置一系列指令（当然，按软件自动给出的6条指令也可以），然后，按步进方式运行。
每运行一步，均对保留站的状态变化进行解释（如果状态无变化，即只有时钟改变时，可不予解释），直至运行结束。
解释的内容包括：*指明哪条指令从一种状态变到另一种状态。
状态包括:流出(我们称为发射)、执行、写结果。
*对于指令的状态变化，保留站（当然也可以包括寄存器、load部件）发生了哪些变化。
每运行一步，均对保留站的状态变化进行解释（如果状态无变化，即只有时钟改变时，可不予解释），直至运行结束。
解释的内容包括：*指明哪条指令从一种状态变到另一种状态。
状态包括:流出(我们称为发射)、执行、写结果。
*对于指令的状态变化，保留站（当然也可以包括寄存器、load部件）发生了哪些变化。
2024/10/26 22:43:44
199KB
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2024/3/13 17:01:33
3.42MB
1
Tomasulo算法模拟器，张晨曦教授设计，可和《计算机系统结构实验教程》（张晨曦等编写，清华大学出版社，2010年）配套使用。
2023/12/15 14:10:21
652KB
1
本项目使用Java的swing轻量级框架进行开发，实现了体系结构指令动态调度算法Tomasulo。
模拟器能够选择的配置方式有汇编指令类型，条数，源地址，目的地址，可以单步执行，也可快速5步前进执行。
文件入口为Tomasulo.java。
模拟器能够选择的配置方式有汇编指令类型，条数，源地址，目的地址，可以单步执行，也可快速5步前进执行。
文件入口为Tomasulo.java。
2023/8/31 3:16:28
9KB
1
1)加深对指令级并行性及开发的理解。
(2)加深对Tomasulo算法的理解。
(3)掌握Tomasulo算法在指令流出、执行、写结果各阶段对浮点操作指令以及load和store指令进行什么处理。
(4)掌握采用了Tomasulo算法的浮点处理部件的结构。
(5)掌握保留站的结构。
(6)给定被执行代码片段，对于具体某个时钟周期，能够写出保留站、指令状态表以及浮点寄存器状态表内容的变化情况。
首先要掌握Tomasulo模拟器的使用方法(1)假设浮点功能部件的延迟时间为加减法2个时钟周期，乘法10个时钟周期，除法40个时钟周期，Load部件2个时钟周期。
(2)加深对Tomasulo算法的理解。
(3)掌握Tomasulo算法在指令流出、执行、写结果各阶段对浮点操作指令以及load和store指令进行什么处理。
(4)掌握采用了Tomasulo算法的浮点处理部件的结构。
(5)掌握保留站的结构。
(6)给定被执行代码片段，对于具体某个时钟周期，能够写出保留站、指令状态表以及浮点寄存器状态表内容的变化情况。
首先要掌握Tomasulo模拟器的使用方法(1)假设浮点功能部件的延迟时间为加减法2个时钟周期，乘法10个时钟周期，除法40个时钟周期，Load部件2个时钟周期。
2023/6/3 20:54:07
899KB
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2017/2/9 18:39:14
3.43MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB