一级分类:
二级分类:
基于ISE14.7中的RAM模块IP核，采用Verilog，全面了解RAM工作原理
1,实现双口RAM，完全掌握调用IP核的流程;2,深入了解RAM，模拟1450字节数据，然后写入RAM，完成测试；
3,完成RAM读写测试，数据“顺序”输出。
2025/1/2 17:14:25 7.74MB FPGA RAM Verilog
1
XilinxISE14.7License
ISE14.7license，实测可用，uncountedandinfinite
2024/11/13 8:31:54 5KB license xilinx ise
1
FPGA作业题verilog源文件哈夫曼编码
Xilinx哈夫曼编码对一段数据序列进行哈夫曼编码，使得平均码长最短，输出各元素编码和编码后的数据序列。
1.设计要求（1）组成序列的元素是[0-9]这10个数字，每个数字其对应的4位二进制数表示。
比如5对应0101，9对应1001。
（2）输入数据序列的长度为256。
（3）先输出每个元素的编码，然后输出数据序列对应的哈夫曼编码序列。
环境是ISE14.7,ModelSim10.4
2024/11/8 9:51:52 74KB FPGA verilog 哈夫曼编码
1
自己编写的xilixddr3IP核用户接口verilog程序
官方给的ddr3测试程序长达万行，有木有很痛苦的感觉？来来来，这个测试接口只有300行左右，实现了顺序写入及顺序读出，可以让你在半个小时之内了解具体的实现方法，本程序在ml605及ise14.4的ddr3.92上验证过，可以正常读写，但仍然有bug,只是提供一个思路哈，我也在努力继续改进。
2024/3/7 15:13:01 2KB xilinx ise ddr3 verilog
1
verilogHDL多功能洗衣机
多功能洗衣机，包含正转和反转，即正向和反向计数，和自由设置循环次数和循环时间，包含5秒待机和倒计时警报和紧急情况待机功能，最完整的ise14.7工程
2023/11/21 2:44:43 1.33MB 华中科技大学 ise Verilog hdl
1
黑金AX545开发板用户手册2015-7-20.pdf
XilinxSpartan6开发板资料，ISE14.7软件下载地址；
开发板学习指南，包含SPI、I2C、Uart、时钟、VGA、网口，DDS、LVDS等案例学习
2023/10/24 18:49:49 2.01MB Verilog FPGA Sparten6 入门学习
1
基于xapp1052pcie工程（s6）BMD.rar
基于xapp1052的pcie，工程为ise14.7版本，自己再官方版本上修改调试，稳定可用。
2023/9/4 21:44:14 11.53MB pcie fpga spartan6 ise工程
1
8B10B代码（Verilog）
8B10B源代码，高级资源，ISE14.7亲试可用。
2023/6/1 22:58:17 36KB 8B10B， 数字通讯
1
Verilog实现串口收发协议（带奇偶校验位）
本资源中的串口收发协议带奇偶校验，能够实现纵情字符串的收发成果，相对于可用，开拓货物是ISE14.7，用Verilog语言实现。
。
。
。
2023/4/15 2:21:19 1.08MB FPGA Verilog 串口 奇偶校验
1
Xilinx_FPGA之Chipscope使用步骤基于ISE14.7
参考现有的Xilinx_FPGA之Chipscope使用步骤改编基于ISE14.7编译器，并个人做了相关正文
2023/3/20 4:07:27 1.24MB FPGA  ISE14.7 chipscope
1
共 14 条记录 首页 上一页 下一页 尾页
钉钉无人值守自动打卡脚本 永不迟到的神器 安卓和苹果教程 New!
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

|

一言

    • 热门下载

    最新下载

    其他资源