根据xilinx官方demo生成的ISE工程文件,包含最终生成bit文件。
并插入ila核使用chipscope抓包。
详细的说明文档详见我的博客:http://www.cnblogs.com/yuzeren48/
2024/5/17 19:56:22 8.94MB xapp1052 BMD Chipscope ISE
1
该工程包含数据缓存D_Cache和指令缓存I_Cache的Verilog代码和仿真文件,附带可运行的ISE工程文件,Cache的详细技术参数包含在.v文件的注释中。
直接相连16KBD_CacheCache写策略:写回法+写分配(二路)组相连16KBI_CacheCache替换策略: LRUI_Cache的工作就是在cpu需要指令时将指令从主存中搬进I_Cache,再传给CPU,而D_Cache在解决数据读外,还要注意数据写入的问题。
本工程可以与arm.v中的arm核协同工作,主存使用dram_ctrl_sim。
2024/4/12 2:12:30 2.6MB I_Cache D_Cache Cache Verilog
1
《基于XILINXFPGA的OFDM通信系统基带设计》以无线局域网物理层标准IEEE802.11a为实例,研究如何在FPGA上实现一个OFDM通信系统的基带收发机。
《基于XILINXFPGA的OFDM通信系统基带设计》在系统地给出了收发机模块划分的基础上,对每个模块的算法和FPGA实现进行详细探讨,内容涵盖一个完整无线通信系统的绝大部分模块,包括扰码、编码、交织、OFDM调制/解调、帧同步、频偏校正、符号同步、采样时钟同步、信道均衡、viterbi解码等。
《基于XILINXFPGA的OFDM通信系统基带设计》所有模块均在Xilinx公司大学计划Spartan一3EStarterKit开发板上验证通过,随书光盘附所有ISE工程文件和Verilog源码。
,《基于XILINXFPGA的OFDM通信系统基带设计》适用于电子与通信行业的高校学生和公司研究人员,既可以作为高年级本科生和研究生的教学教材,也可以作为通信行业技术人员的参考书和培训教材。
2023/10/13 14:47:12 31.09MB OFDM   FPGA XILINX 802.11
1
本项目是使用Xilinx的ISE开发工具建立的工程,代码规范、可移植性强,保证下载者可以实现真实效果(如有技术疑问请加群:450843130进行一致答复)。
文件分类清晰包括ISE工程、RTL代码、Sim仿真代码。
该工程通过一个led的例子实现了icap在线升级的功能,使用到了官方提供的原语。
2023/2/13 2:19:52 475KB FPGA ISE icap
1
ISE工程打包,次要是FFT8.0的使用,配套有博文,有详细的文字说明,端口解说
2021/6/5 12:14:19 19.52MB FFT FFT8.0 ISE14.7
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡