本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。
分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。
将这些单元连城数据通路，再结合控制单元合成CPU下板验证。
并基于该cpu完成了串口收发数据的驱动，并下板测试，功能正确。
该代码是基于EP4CE10F17C8开发板的，可直接下板，其他开发板只需稍做改变即可用
分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。
将这些单元连城数据通路，再结合控制单元合成CPU下板验证。
并基于该cpu完成了串口收发数据的驱动，并下板测试，功能正确。
该代码是基于EP4CE10F17C8开发板的，可直接下板，其他开发板只需稍做改变即可用
2024/12/10 11:11:03
13.13MB
1
设计一台微程序控制的模型计算机1) 拟定指令系统（含机器指令的字长、格式、寻址方式及指令的种类等）2) 设计数据通路，给出模型机中所含的部件及其间的连接，以及信息在数据通路中传送时所需的微命令。
3) 设计微程序的流程图4) 设计微指令5) 编写微程序6) 使用VHDL编码，仿真检测实验的功能是否达到设计要求其中包含完整的课设报告以及源程序。
3) 设计微程序的流程图4) 设计微指令5) 编写微程序6) 使用VHDL编码，仿真检测实验的功能是否达到设计要求其中包含完整的课设报告以及源程序。
2024/11/18 3:04:56
817KB
1
计算机组成原理实验多周期CPU设计VivadoMIPS基本指令都有实现，包括bgtzjjalbne等等基本指令
2024/11/9 19:19:29
144KB
1
用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下
2024/11/3 22:55:31
9.74MB
1
计算机组成原理课程作业：使用verilog完成1、完成四十余条MIPS指令；
2、使用五级流水线；
3、单发射，无cache，无分支预测，使用延迟槽；
4、含测试代码和说明文档。
2、使用五级流水线；
3、单发射，无cache，无分支预测，使用延迟槽；
4、含测试代码和说明文档。
2024/9/24 12:23:17
8.23MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB