仿真已经有结果，moduleLcd12864(//针对型号为RT12864-SinputSys_Clk,inputRst,outputregLCD_RS,outputLCD_RW,outputLCD_E,outputreg[7:0]LCD_Data//outputPSB//串并控制端口,H为并行，L为串行,直接接5v//outputLCD_Rst,//液晶的复位端口，低电平有效

一、课程设计目的和意义掌握8255、8259、8253芯片使用方法和编程方法，通过本次课程设计，学以致用，进一步理解所学的相关芯片的原理、内部结构、使用方法等，学会相关芯片实际应用及编程，系统中采用8088微处理器完成了电子钟的小系统的独立设计。
同时并了解综合问题的程序设计掌握实时处理程序的编制和调试方法，掌握一般的设计步骤和流程，使我们以后搞设计时逻辑更加清晰。
二、开发环境及设备1、设计环境PC机一台、windows98系统、实验箱、导线若干。
2、设计所用设备8253定时器：用于产生秒脉冲，其输出信号可作为中断请示信号送IRQ2。
8255并口：用做接口芯片，和小键盘相连。
8259中断控制器：用于产生中断。
LED：六个LED用于显示时：分：秒值。
小键盘：用于控制设置。
三、设计思想与原理1、设计思想本系统设计的电子时钟以8088微处理器作为CPU，用8253做定时计数器产生时钟频率，8255做可编程并行接口显示时钟和键盘电路，8259做中断控制器产生中断。
在此系统中，8253的功能是定时，接入8253的CLK信号为周期性时钟信号。
8253采用计数器0，工作于方式2，使8253的OUT0端输出周期性的负脉冲信号。
即每隔20ms，8253的OUT0端就会输出一个负脉冲的信号，此信号接8259的IR2，当中断到50次数后，CPU即处理，使液晶显示器上的时间发生变化。
日赚200网赚网http://wsbl52006.lingd.net/

oduleGPS ( //////////////////// ClockInput //////////////////// CLOCK_24, // 24MHz CLOCK_27, // 27MHz CLOCK_50, // 50MHz EXT_CLOCK, // ExternalClock //////////////////// PushButton //////////////////// KEY, // Pushbutton[3:0] //////////////////// DPDTSwitch //////////////////// SW, // ToggleSwitch[9:0] //////////////////// 7-SEGDispaly //////////////////// HEX0, // SevenSegmentDigit0 HEX1, // SevenSegmentDigit1 HEX2, // SevenSegmentDigit2 HEX3, // SevenSegmentDigit3 //////////////////////// LED //////////////////////// LEDG, // LEDGreen[7:0] LEDR, // LEDRed[9:0] //////////////////////// UART //////////////////////// UART_TXD, // UARTTransmitter UART_RXD, // UARTReceiver ///////////////////// SDRAMInterface //////////////// DRAM_DQ, // SDRAMDatabus16Bits DRAM_ADDR, // SDRAMAddressbus12Bits DRAM_LDQM, // SDRAMLow-byteDataMask DRAM_UDQM, // SDRAMHigh-byteDataMask DRAM_WE_N, // SDRAMWriteEnable DRAM_CAS_N, // SDRAMColumnAddressStrobe DRAM_RAS_N, // SDRAMRowAddressStrobe DRAM_CS_N, // SDRAMChipSelect DRAM_BA_0, // SDRAMBankAddress0 DRAM_BA_1, // SDRAMBankAddress0 DRAM_CLK, // SDRAMClock DRAM_CKE, // SDRAMClockEnable //////////////////// FlashInterface //////////////// FL_DQ, // FLASHDatabus8Bits FL_ADDR, // FLASHAddressbus22Bits FL_WE_N, // FLASHWriteEnable FL_RST_N, // FLASHReset FL_OE_N, // FLASHOutputEnable FL_CE_N, // FLASHChipEnable //////////////////// SRAMInterface //////////////// SRAM_DQ, // SRAMDatabus16Bits SRAM_ADDR, // SRAMAddressbus18Bits SRAM_UB_N, // SRAMHigh-byteDataMask SRAM_LB_N, // SRAMLow-byteDataMask SRAM_WE_N, // SRAMWriteEnable SRAM_CE_N, // SRAMChipEnable SRAM_OE_N, // SRAMOutputEnable //////////////////// SD_CardInterface //////////////// SD_DAT, // SDCardData SD_DAT3, // SDCardData3 SD_CMD, // SDCardCommandSignal SD_CLK, // SDCardClock //////////////////// USBJTAGlink //////////////////// TDI, //CPLD-＞FPGA(datain) TCK, //CPLD-＞FPGA(clk) TCS, //CPLD-＞FPGA(CS) TDO, //FPGA-＞CPLD(dataout) //////////////////// I2C //////////////////////////// I2C_SDAT, // I2CData I2C_SCLK, // I2CClock //////////////////// PS2 //////////////////////////// PS2_DAT, // PS2Data PS2_CLK, // PS2Clock //////////////////// VGA //////////////////////////// VGA_HS, // VGAH_SYNC

IIC总线VerilogFGPA模块实现注释详尽初学必备，实现了IIC读写EEPROM，已封装成模块，实例中为了testbench测试，将写入的数据变成了固定值，注释详尽，初学者也能明白，本人初学时编写，完整测试通过/****clk50M :50M输入时钟*resetKey :复位信号*IIC_SDA :IIC数据接口*IIC_SCL :IIC控制时钟接口*RWSignal :读写信号，读1，写0*startSignal :开始执行读命令信号，上升沿触发开始*readLen :需要读取的字节个数*beginAddr :开始读取的地址位置*getNum :当前对应地址获取到的字节值*sendNum :要写入的数据*dpDataOkClk :成功读处理完一个字节信息，读或写,将产生一个上升沿*///`MINCLK_DELAY产生一次计数，产生12次计数可以产生一次IIC_SCL信号的跳变//50M/2/2/MINCLK_DELAY/12=IIC_CLK`defineMINCLK_DELAY 4'd5`defineEEPROM_ADDR 7'b1010000`defineSDA_SENDDATA 1'b1`defineSDA_GETDATA 1'b0`defineREADE_DATASG 1'b1`defineWRITE_DATASG 1'b0moduleIICTest0(clk50M,resetKey,IIC_SDA,RWSignal,startSignal,beginAddr,IIC_SCL,sendNum,getNum,dpDataOkClk);

.AD7705时钟大于2M时，时钟设置寄存器的CLK位应置1，小于2M时应置0。
DCLK的脉冲宽度要满足最小的脉宽要求。

FPGAVerilogHDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUSII12.0工程文件，包括完整的设计文件.V源码，可以做为你的学习及设计参考。
moduleds18b20lcd1602display ( Clk, Rst, DQ,//18B20数据端口 Txd,//串口发送端口 LCD_Data,//lcd LCD_RS, LCD_RW, LCD_En, SMData,//数码管段码 SMCom//数码管位码 );input

本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8位的数码管显示，所要求测量范围是1Hz~99999999Hz。
整个设计的基本原理就是对1秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。
这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。
整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。

Booth乘法器及测试8*8bitbooth乘法器及测试modulemultiplier(prod,busy,mc,mp,clk,start);output[15:0]prod;//shortforproductoutputbusy;input[7:0]mc,mp;//multiplicandmultipierinputclk,start;reg[7:0]A,Q,M;regQ_1;reg[3:0]count;

基于FPGA的UDP硬件协议栈，全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。
支持外部phy的配置，支持GMII和RGMII模式。
以下是接口inputclk50,inputrst_n,interfacetousermoduleinput[7:0]wr_data,inputwr_clk,inputwr_en,outputwr_full,output[7:0]rd_data,inputrd_clk,inputrd_en,outputrd_empty,input[31:0]local_ipaddr,//FPGAipaddressinput[31:0]remote_ipaddr,//PCipaddressinput[15:0]local_port,//FPGAportnumber//interfacetoethernetphyoutputmdc,inoutmdio,outputphy_rst_n,outputis_link_up,`ifdefRGMII_IFinput[3:0]rx_data,outputlogic[3:0]tx_data,`elseinput[7:0]rx_data,outputlogic[7:0]tx_data,`endifinputrx_clk,inputrx_data_valid,inputgtx_clk,outputlogictx_en

该文件为QuartusII的工程文件，是直方图均衡图像增强的硬件实现，使用verilog编写。
共4个子模块，总共6个输入输出引脚，输入：clk为时钟引脚，rst是复位信号*（高位有效），imagesize是ROM中存储灰度图的像素个数。
输出：error是错误信号，image是经过处理后的输出像素灰度，req是处理完成的信号，在req为高是，image输出有效。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。