本书以实例讲解的方式对HDL语言的设计方法进行介绍。
全书共分9章,第1章至第3章主要介绍了VerilogHDL语言的基本概念、设计流程、语法及建模方式等内容;
第4章至第6章主要讨论如何合理地使用VerilogHDL语言描述高性能的可综合电路;
第7章和第8章重点介绍了如何编写测试激励以及Verilog的仿真原理;
第9章展望HDL语言的发展趋势。
本书配有一张光盘,光盘中收录了书中示例的工程文件、设计源文件及说明文件等。
另外为了配合读者进一步学习,光盘中还提供了Verilog1995和Verilog2001这两个版本的IEEE标准文献,读者可以从中查阅Verilog的语法细节。
本书围绕设计和验证两大主题展开讨论,内容丰富,实用性强,可作为高等院校通信工程、电子工程、计算机、微电子和半导体等相关专业的教材,也可作为硬件工程师和IC工程师的参考书。
[1-2]
2025/11/4 1:22:56 13.85MB Verilog 吴继华 王诚
1
1.设计用于竞赛抢答的四人抢答器。
(1)有多路抢答,抢答台数为4;
(2)抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,发出报警信号;
(3)能显示超前抢答台号并显示犯规警报。
2.系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松开,显示该路抢答台号。
3.用VerilogHDL语言设计符合上述功能要求的四人抢答器,并用层次化设计方法设计该电路。
2025/10/20 5:01:12 23.92MB Verilog FPGA 抢答器 硬件编程
1
同步复位十位计数器verilogHDL语言程序以及仿真文件下载
2025/5/24 22:01:02 167KB 10位计数器 verilog HDL 同步复位
1
为了实现井下与地上数据实时、准确的传输,提出了一种基于1553B总线的数据传输设计方案,并完成相应设计,同时完成地上数据的调制方案设计。
该电路接口板的硬件部分使用FPGA芯片完成,采用VerilogHDL语言进行编程,可以完成数据的传输。
数据调制同样也是采用VerilogHDL语言进行编程,并完成仿真测试。
2025/1/19 21:31:46 1.91MB 数据传输; 数据调制; OFDM; FPGA;
1
现场可编程门阵列(FPGA)器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计的难度较大。
2025/1/6 12:33:05 874KB FIR 滤波器; SimuliFIR 滤波器;
1
本实例是使用verilogHDL语言来进行16位cpu设计。
2024/11/30 14:53:25 430KB verilog cpu
1
针对数字基带传输系统中HDB3信号的特点,采用基于FPGA的VerilogHDL语言,实现HDB3数字基带信号的编码器设计,共有插V、插B、单双极性变换模块,最终能在FPGA实现。
2024/10/8 5:35:12 322KB hdb3编码
1
Veriloghdl语言编写的32位除法器,使用状态机,实现有符号和无符号
2024/8/24 1:11:12 3KB 除法器
1
BasedonverilogHDLlanguage4-bitbinarymultiplierdesign,itsfunctionisfastandreliabletoachievebinarymultiplicationoperation.
2024/8/10 3:49:52 439B verilog 二进制乘法器
1
简单的流水线CPU,报告原始设计图,VerilogHDL语言的代码,已经Quartus工程项目设计文档等等
2024/7/13 1:55:48 27.58MB 流水线CPU 代码
1
共 32 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡