在使用fpga设计sdram控制器时，可以通过官方的sdram仿真模型对verilogHDL设计的sdram控制器进行仿真，仿真可以得到相应的输出信息，比如初始化进度。
本资源为镁光官方的仿真模型，需要修改.vh文件为.h，然后在sdr文件中也把.vh修改成.h，最后在新的.h文件中加入你的sdram的型号，比如`definesg6a`defineden128Mb`definex16将sdr文件添加到仿真模型，下面是仿真的初始化部分的运行结果。
#Note:CycloneIVEPLLlockedtoincomingclock#Time:60.0nsInstance:top_tb.top.PLL.altpll_component.cycloneiii_pll.pll3#top_tb.sdr:attime200465.0nsAREF:AutoRefresh#top_tb.sdr:attime200565.0nsAREF:AutoRefresh#top_tb.sdr:attime200665.0nsLMR:LoadModeRegister#top_tb.sdr:CASLatency=2#top_tb.sdr:BurstLength=8#top_tb.sdr:BurstType=Sequential#top_tb.sdr:WriteBurstMode=ProgrammedBurstLength

SDRAM的IP核VerilogHDL源代码，绝对可用

本人学习的国嵌笔记。
操作详细！第一季精通嵌入式 4一． 安装tftp服务器 4二． Samba服务器安装 4三． NFS服务器 5四． 安装vsftpdFTP服务器 5第2季-裸奔吧-ARM 6一． 安装交叉编译器 6二． 安装驱动 6三． 查看执行文件属性 6四． 编译工具用法 6五． Makefile基本规则 7六. 链接脚本 8七. Eclipse在线调试工具包为ARM-Tools.tar.gz 8八. ARM工作模式 10九. 寻址方式 10十. 汇编框架 10十一. Bootloader设计 111.2440板子 112.异常向量表 123.设置svc模式 124.时钟设置 125.sdram内存初始化 126.Steppingstone搬移代码到内存： 137.C语言环境初始化 13一、栈: 13栈作用: 14二、C语言和汇编混合编程 14第2季-裸奔吧-ARM\下学期 15一、MMU初始化 15二、中断 16三、NANDFALSH 17四、uart控制器 18五、MDA控制器 18六、液晶显示器 18七、触摸屏（采用TS中断） 18八、网卡驱动设计 19九、TFTP设计 19十、bootm设计 19第三季 20一、GDB调试使用方法 20二、coredump调试 20三、linux应用程序地址布局 21四、函数库使用方法 21五、系统调用之文件描述符 22六、库函数文件编程 22七、时间编程 22

GD32F450移植LittlevGL5.2代码，双显示缓存设置在外部SDRAM中

1，用的库是官方的HAL库2，硬件是原子的F429核心板（底板没有。
。
），用到的外设有，NANDFLASH、SDRAM、USB、一个按键3，播放设备用的是windows的ECap软件。
4，NANDFLASH里面预存了原子的测试文件夹，里面有做好的AVI文件，名字是“[卢冠廷－一生所爱]_240160_10帧.avi”5，由于NANDFLASH读取速度不理想，变读取边发送USB的话，经常出错，而且帧卡顿，所以这里先把内容缓存到SDRAM上，然后在发送。
6，使用方法是上电后，点击按键，开始缓存AVI文件到SDRAM中，大约1分钟左右，就可以在ECap上播放了7，可以在串口上看到一些打印信息，核心板的串口是TTL电平的，需要自己转换。

本设计是基于DE2开发板，以Altera的CycloneII系列的FPGA为主控制器，配上SDRAM和FLASH，使用SOPC技术，构成一个简单的SOPC系统，用于控制SD卡，TFT液晶显示屏，VS1003音频播放模块等，实现自制的简单音乐播放系统。
在设计中FPGA通过分别调用Altera库中的IP核来控制Flash和SDRAM，通过模拟的SPI总线来分别控制SD卡，TFT模块，VS1003模块。
能实现将SD卡中的MP3格式的音乐交由VS1003模块解码播放，BMP格式的图片交由TFT模块显示。

看到大家都在用特权同学的sdram控制器代码来学习sdram原理但是基本没有拿来就能用的版本，能用modelsim仿真的版本就更加的少见了，于是用了两三天的时间好好调试了一下特权老师的代码能用modelsim仿真了，但是没有在真正的硬件上跑起来，期间在网上发现了一个非常不错的verilog调试工具--debussy非常棒的工具。
有了debussy这个利器我才有心情深入下去一点点的调试下去终于弄清楚了sdram的原理。
真心希望大家可以尝试一下debussy这个工具。

用VHDL语言编写的8*8双端口的SDRAM,利用QuartusII6.0软件，微机及EDA试验箱完成8*8位双端口的SDRAM程序的编写和上机调试，这里是代码。

使用Verilog程序编写，采集OV7725摄像头，并使用SDRAM缓存，最后使用VGA在640*480的液晶屏显示

本人已亲自测试成功，喜欢视频呢处理的童鞋可以参考

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。