各种内存SPD文件打包,SDR,DDR,DDR2,DDR3都有合计300多个,需要的朋友可以下载.
2024/6/8 3:31:54 69KB SPD文件 DDR2 DDR3 DDR
1
鄙人自行编写的DDR2的读写例程。
此工程使用Vivado2015.4在Nexys4DDR上实现。
2024/3/30 12:27:45 121KB MIG 嵌入式 Vivado Xilinx
1
usb3.0_fpga_ddr2原理图,采用CYUSB3014接口芯片实现USB3.0接口,采用fpga进行高速外部设备I/O,扩展了128MB的ddr2内存,进行usb3.0和fpga设计很好的参考电路图。
2024/2/24 18:42:52 106KB usb3.0 fpga ddr2 原理图
1
[目前支持的芯片]AR2317 AR7161 AR9130 AR9132 AR7240 AR7241 AR7242 AR9331AR9341 AR9342 AR9344 QCA9531 QCA9533 QCA9558 TP9343 [支持的硬件]SDRAM/DDR/DDR2内存SerialNOR(SPI)Flash4M/8M/16M/32M自动检测不支持并行NOR闪存(ParallelNORFlash,29系列)和NAND闪存!部分BUFFALO路由使用了并行NOR闪存;
部分Netgear路由使用了NAND闪存,因此不被支持!不支持NetgearWNDR4300!!不支持NetgearWNDR3700v4!!不支持WZR-HP-G450H!!更新说明里只要没有提到具体的芯片名,就是针对所有芯片的更新!
2024/1/26 11:52:44 2.07MB u-boot 路由器
1
北斗卫星导航信号模拟是接收机开发与复杂环境下性能评估的关键技术。
给出一种基于文件产生与播放的简易模拟产生方法。
文件产生部分提出了一种对不同卫星建立信号采样时间与卫星发射时间的时间压扩算法,实现了时变多普勒和伪距的模拟,生成了卫星导航接收机处的复杂信号。
播放硬件以FPGA和DDR2为基础,通过PCI将信号文件传入DDR2,在FPGA中实现了数据的连续读取,经插值滤波和数模转换后形成中频信号,再经射频调制输出。
通过北斗接收机的测试,证明了信号产生和播放硬件方案的可行性。
1
cycloneIII-DDR2-USB3.0(CYUSB3014)Fpga开发板资料程序实例fCadence硬件原理图+PCB+Verilog例程源码+文档资料
1
特权同学图书《AlteraFPGA伴你玩转USB3.0与LVDS》扫描版。
编辑推荐(1)《AlteraFPGA伴你玩转USB3.0与LVDS》基于AlteraCycloneⅣFPGAUSB3.0LVDS的硬件开发平台,提供有丰富的例程讲解:从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB3.0、LVDS传输实例。
(2)《AlteraFPGA伴你玩转USB3.0与LVDS》提供一站式入门学习方案:板级设计、软件工具和相关驱动安装、丰富的例程讲解,让读者快速掌握FPGA各种片内资源的应用以及接口时序的设计。
内容简介本书主要使用Altera公司的CycloneⅣFPGA器件(引出自带的LVDS接口)和Cypress公司的USB3.0控制器芯片FX3,以及一些常见的DDR2存储器、UART电路、扩展接口等,由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的FPGA实例以及基于FPGA的UART、DDR2、USB3.0、LVDS传输实例入手,掌握FPGA各种片内资源的应用以及接口时序的设计。
本书基于特定的FPGA开发平台,既有足够的理论知识作支撑,也有丰富的例程进行实践学习,并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。
对于希望基于FPGA实现LVDS和USB3.0开发的工程师,本书所提供的很多实例是很好的参考原型,有助于实现快速系统原型的开发。
目  录目录Contents第1章FPGA、USB与LVDS概述1.1FPGA发展概述1.2FPGA的优势1.3FPGA应用领域1.4FPGA开发流程1.5USB接口概述1.5.1USB发展史1.5.2USB3.0概述1.6LVDS接口概述第2章实验平台板级电路详解2.1板级电路整体架构2.2电源电路2.3FPGA时钟与复位电路2.3.1FPGA时钟晶振电路2.3.2FPGA复位电路2.4FPGA配置电路2.5FPGA供电电路2.6DDR2芯片电路2.7UART芯片电路2.8LVDS接口与液晶屏背光接口电路2.8.1差分走线2.8.2阻抗匹配2.8.3LVDS和单端信号间的串扰2.8.4电磁干扰2.8.5LVDS线缆选型2.8.6LVDS连接器定义2.9USB3.0控制器FX3电路2.10扩展接口电路2.11FPGA引脚定义第3章软件安装与配置3.1软件下载和许可证申请3.2QuartusⅡ与ModelSimAltera的安装3.3文本编辑器Notepad安装3.4QuartusⅡ中使用Notepad的关联设置3.5USBBlaster的驱动安装3.5.1WindowsXP系统的USBBlaster安装3.5.2在Windows7系统安装USBBlaster3.5.3在Windows8系统安装USBBlaster3.6串口芯片驱动安装3.6.1驱动安装3.6.2设备识别3.7USB3.0控制器FX3的SDK安装3.8USB3.0控制器FX3的驱动安装AlteraFPGA伴你玩转USB3.0与LVDS第4章第一个例程与FPGA下载配置概述4.1LED闪烁与PLL配置实例4.1.1功能概述4.1.2新建QuartusⅡ工程4.1.3IP核配置——PLL4.1.4引脚分配4.1.5闲置引脚设置4.1.6Verilog代码解析4.2AlteraFPGA配置方式概述4.2.1AS配置方式4.2.2PS配置方式4.2.3JTAG配置方式4.3基于JTAG的sof文件FPGA在线烧录4.4基于JTAG的jic文件SPIFlash固化第5章DDR2、UART以及NiosⅡ实例5.1DDR2控制器集成与读/写测试5.1.1功能概述5.1.2IP核配置——片内RAM5.1.3IP核配置——DDR2控制器5.1.4DDR2引脚电平设置5.1.5Verilog代码解析5.1.6板级调试5.2UART2USB的Loopback收发实例5.2.1功能概述5.2.2Verilog代码解析5.2.3板级调试5.3基于最小NiosⅡ系统的SystemID打印实例5.3.1Qsys系统概述5.3.2Qsys工具基本使用5.3.3Qsys组件添加与互连5.3.4Qsys系统生成5.3.5QuartusⅡ工程设计实现5.3.6软件开发工具EDS5.3.7SystemID外设
2024/1/12 1:42:05 87.6MB Altera FPGA 特权同学 USB3.0
1
内存SPD芯片技术规范&资料&修改工具.rar包括:JEDEC的DDR2&DDR3SPD官方技术文档维修调试超频内存必备
2023/12/23 0:31:54 7.27MB DDR2 DDR3 SPD文档
1
Writeleveling功能和Fly_by拓扑密不可分。
Fly_by拓扑主要应用于时钟、地址、命令和控制信号,该拓扑可以有效的减少stub的数量和他们的长度,但是却会导致时钟和Strobe信号在每个芯片上的飞行时间偏移,这使得控制器(FPGA或者CPU)很难保持tDQSS、tDSS和tDSH这些参数满足时序规格。
因此writeleveling应运而生,这也是为什么在DDR3里面使用fly_by结构后数据组可以不用和时钟信号去绕等长的原因,数据信号组与组之间也不用去绕等长,而在DDR2里面数据组还是需要和时钟有较宽松的等长要求的。
2023/12/19 7:50:35 277KB DDR
1
ThaiphoonBurner是一个专门用于对电脑内存条SPD信息修改或复制的工具,通过该软件能够直接对内存条中的SPD数据进行重写,当然你也能够在安全模式下修改,ThaiphoonBurner目前支持下列芯片组有:nVidianForce2/3/4,SiS96x,IntelPIIX4/ICHx,VIAVT82Cxxx/VT82xx,最新的版本与DDR-IISPD数据分析完全兼容。
有需要的朋友们可以下载试试!haiphoon_Burner内存SPD刷写错误解决方法用好的内存条启动系统我的是win7,进入睡眠模式把要改的内存条插进插槽唤醒计算机打开SPD软件可以看到,那根要改的内存是能看到的就可以改了!使用教程首先选择工具栏中的[EEPROM]选择,我们就会看到系统中读取两组内存SPD信息的项目“ReadSPDat50h”、“ReadSPDat52h”,分别对应内存插槽上的“DIMM1”和“DIMM3”的内存模组;也可以直接点击工具栏--Read图片,选择要读取的SPD信息。
在读取内存SPD信息时,你要确定自己的内存插在那个DIMM(内存槽)上,呵呵,可别搞错了;这个可根据CPU-Z的检测信息判断即可,插槽#1,即代表在第一个DIMM上,即50H。
(注意:如果主板上只有一条内存,那么其只显示“ReadSPDat50h”或“ReadSPDat52h”其中一个的)。
更改DDR2内存条SPD信息thaiphoonburner教程首先读取50h的内存信息,也就是原厂的那一条,待内存SPD信息读取完毕后,选择FILE--SaveDumpas,输入保存的文件名,我们就可以将其另存为一个以“THP”为后缀的文件了(一会要将这个信息刷入JS送的那条中)。
然后再读取51h的那一条(这一步很重要呀,一定要先保存原来的信息,以备于刷新失败好再刷回来)。
读取SPD时间大约在10秒钟左右。
2023/11/9 22:56:46 1.06MB Thaiphoon Bu
1
共 19 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡