Writeleveling功能和Fly_by拓扑密不可分。
Fly_by拓扑主要应用于时钟、地址、命令和控制信号，该拓扑可以有效的减少stub的数量和他们的长度，但是却会导致时钟和Strobe信号在每个芯片上的飞行时间偏移,这使得控制器（FPGA或者CPU）很难保持tDQSS、tDSS和tDSH这些参数满足时序规格。
因此writeleveling应运而生，这也是为什么在DDR3里面使用fly_by结构后数据组可以不用和时钟信号去绕等长的原因，数据信号组与组之间也不用去绕等长，而在DDR2里面数据组还是需要和时钟有较宽松的等长要求的。

ThaiphoonBurner是一个专门用于对电脑内存条SPD信息修改或复制的工具，通过该软件能够直接对内存条中的SPD数据进行重写，当然你也能够在安全模式下修改，ThaiphoonBurner目前支持下列芯片组有：nVidianForce2/3/4,SiS96x,IntelPIIX4/ICHx,VIAVT82Cxxx/VT82xx，最新的版本与DDR-IISPD数据分析完全兼容。
有需要的朋友们可以下载试试！haiphoon_Burner内存SPD刷写错误解决方法用好的内存条启动系统我的是win7，进入睡眠模式把要改的内存条插进插槽唤醒计算机打开SPD软件可以看到，那根要改的内存是能看到的就可以改了！使用教程首先选择工具栏中的[EEPROM]选择，我们就会看到系统中读取两组内存SPD信息的项目“ReadSPDat50h”、“ReadSPDat52h”，分别对应内存插槽上的“DIMM1”和“DIMM3”的内存模组;也可以直接点击工具栏--Read图片，选择要读取的SPD信息。
在读取内存SPD信息时，你要确定自己的内存插在那个DIMM(内存槽)上，呵呵，可别搞错了;这个可根据CPU-Z的检测信息判断即可，插槽#1，即代表在第一个DIMM上，即50H。
(注意：如果主板上只有一条内存，那么其只显示“ReadSPDat50h”或“ReadSPDat52h”其中一个的)。
更改DDR2内存条SPD信息thaiphoonburner教程首先读取50h的内存信息，也就是原厂的那一条，待内存SPD信息读取完毕后，选择FILE--SaveDumpas，输入保存的文件名，我们就可以将其另存为一个以“THP”为后缀的文件了(一会要将这个信息刷入JS送的那条中)。
然后再读取51h的那一条(这一步很重要呀，一定要先保存原来的信息，以备于刷新失败好再刷回来)。
读取SPD时间大约在10秒钟左右。

Altera_cycloneIII-DDR2-USB3.0(CYUSB3014)开发板cadenceorcad硬件原理图+PCB文件,CadenceAllegro设计文件，可作为你产品设计的参考。

DDR5的JEDEC规范，供参考。
ThisdocumentdefinestheDDR5SDRAMspecification,includingfeatures,functionalities,ACandDCcharacteristics,packages,andball/signalassignments.ThepurposeofthisStandardistodefinetheminimumsetofrequirementsforJEDECcompliant8Gbthrough32Gbforx4,x8,andx16DDR5SDRAMdevices.ThisstandardwascreatedbasedontheDDR4standards(JESD79-4)andsomeaspectsoftheDDR,DDR2,DDR3&LPDDR4standards(JESD79,JESD79-2,JESD79-3&JESD209-4).Item1848.99G.

ThisdocumentdefinestheLPDDR4standard,includingfeatures,functionalities,ACandDCcharacteristics,packages,andball/signalassignments.ThepurposeofthisspecificationistodefinetheminimumsetofrequirementsforaJEDECcompliant16bitperchannelSDRAMdevicewitheitheroneortwochannels.LPDDR4dualchanneldevicedensityrangesfrom4Gbthrough32Gbandsinglechanneldensityrangesfrom2Gbthrough16Gb.Thisdocumentwascreatedusingaspectsofthefollowingstandards:DDR2(JESD79-2),DDR3(JESD79-3),DDR4(JESD79-4),LPDDR(JESD209),LPDDR2(JESD209-2)andLPDDR3(JESD209-3).

DDR2+SDRAM抑制器的方案与验证，钻研实现操作精练、带宽高的DDR2C方案方式。
首要内容搜罗若何简化对于DDR2SDRAM的操作以及最大限度的普及DDR2接口的带宽。

LPDDR3JEDEC官方specification；
ThisdocumentdefinestheLPDDR3specification,includingfeatures,functionalities,ACandDCcharacteristics,packages,andball/signalassignments.ThepurposeofthisspecificationistodefinetheminimumsetofrequirementsforJEDECcompliant4Gbthrough32Gbforx16andx32SDRAMdevices.Thisspecificationwascreatedusingaspectsofthefollowingspecifications:DDR2(JESD79-2),DDR3(JESD79-3),LPDDR(JESD209),andLPDDR2(JESD209-2).Eachaspectofthespecificationwasconsideredandapprovedbyco妹妹itteeballot(s).TheaccumulationoftheseballotswasthenincorporatedtopreparetheLPDDR3specification.

Cypress_CYUSB3014+cyclone3EP3C40F484C8N-DDR2-USB3.0fpga开发板Cadence硬件原理图+PCB,可以做为你的计划参考。

1、收集的大量各种品牌内存SPD文件，包括DDR2/3/4和其它的2、内存SPD修改工具,SPD刷写打包,内含刷写工具和多种SPD3、JEDECStandardDDR4SPDDocumentRelease4UDIMM/RDIMM/LRDIMM/NVDIMM-N4、JEDECStandardDDR4JESD79-4B5、JEDECStandard04.20.28-288-Pin,1.2V(VDD),PC4-1600/PC4-1866/PC4-2133/PC4-2400/PC4-2666/PC4-2933/PC4-3200DDR4SDRAMRegisteredDIMMDesignSpecification6、Samsung16G1GX8PC4-2666.bin

ThisdocumentdefinestheLPDDR4standard,includingfeatures,functionalities,ACandDCcharacteristics,packages,andball/signalassignments.ThepurposeofthisspecificationistodefinetheminimumsetofrequirementsforJEDECcompliant4Gbthrough32Gbforx16x2channelSDRAMdevices.Thisdocumentwascreatedusingaspectsofthefollowingstandards:DDR2(JESD79-2),DDR3(JESD79-3),DDR4(JESD79-4),LPDDR(JESD209),LPDDR2(JESD209-2)andLPDDR3(JESD209-3).

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。