本科生计算机组成原理课程大作业,使用XilinxN4开发板,实验过程中实现了:54条指令的多周期MIPS指令集CPU的设计
2024/8/14 11:57:23 26.94MB CPU MIPS54 多周期 N4开发板
1
54条指令的单周期CPU的Vivado工程文件,可直接在Nexy4板下板,以实现25Mhz
2023/4/7 17:31:31 72.5MB Vivado Verilog CPU 单周期
1
计算机组成原理课设要求做的54条cpu用verilogHDL在vivado上编写的MIPS指令集的cpu,可以在N4板上下板运行,具体指令再实验报告和test文件夹中有cputest文件夹是测试指令,在前仿真cpu时可以读取这些txt文件中的指令到内存中去,将结果输出到指定文件中,再与文件夹中的答案对比验证用于前仿真的测试代码与最终的下板代码会有一点差异(关于频率和文件读写等),都是正文掉的,简单修改即可两个实验报告中有比较详细的cpu设计图作为参考
2021/3/9 9:12:40 36.44MB verilog cpu mips vivado
1
计算机组成原理课设要求做的54条cpu用verilogHDL在vivado上编写的MIPS指令集的cpu,可以在N4板上下板运行,具体指令再实验报告和test文件夹中有cputest文件夹是测试指令,在前仿真cpu时可以读取这些txt文件中的指令到内存中去,将结果输出到指定文件中,再与文件夹中的答案对比验证用于前仿真的测试代码与最终的下板代码会有一点差异(关于频率和文件读写等),都是正文掉的,简单修改即可两个实验报告中有比较详细的cpu设计图作为参考
2021/3/9 9:12:40 36.44MB verilog cpu mips vivado
1
采用多周期方式实现了MIPS的54条指令,包含CP0,具体指令参见压缩包中的PDF文件。
配有54条指令仿真测试的coe文件以及每一条指令单独测试文件和测试结果,在Vivado2016和Modelsim上验证通过。
同时配有数据输入输出关系表,控制信号变化关系表,多周期形态转移图以及总数据通路。
2016/2/6 22:47:55 1.75MB 多周期 54条指令 CPU Verilog
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡