EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒,另外还具有校时功能和闹钟功能。
总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。
并且使用QuartusII软件进行电路波形仿真,下载到EDA实验箱进行验证。
该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。
2025/9/21 15:19:19 528KB FPGA,数字钟
1
基于FPGA的滤波器设计
2025/9/12 22:13:02 8.7MB FPGA滤波器
1
资源使用vivado软件,为了实现密码锁的软件而编写相关的verilog代码
2025/9/10 6:36:42 476KB verilog
1
基于FPGA的等精度数字频率计,含代码的完整设计
2025/9/5 1:48:53 1.56MB FPGA
1
基于硬件描述语言(VerilogHDL)和FPGA的2FSK调制器的设计与仿真,包含实验报告文档
2025/8/29 11:19:30 4.41MB FPGA 2FSK调制器
1
电子课设报告,全文一万多字,详细介绍了各模块的原理及实现方法。
2025/8/6 14:04:37 704KB FPGA verilog altera quartus
1
基于FPGA的数字电压表的设计
2025/8/6 5:09:45 207KB 基于FPGA
1
基于FPGA的显示控制器多画面叠加技术的研究
2025/8/4 20:16:28 190KB FPGA 多画面叠加
1
这是一个基于VGA显示和PS2键盘的贪吃蛇游戏进入时屏幕提示“entertoplay”,W,S,A,D四个CS游戏方向键,可按下P(PAUSE)暂停,进入选择关级,然后按下G(GO_ON)继续。
游戏设置9关,每关吃下21个苹果即可过关。
蛇的移动速度随着关级增加。
每次按下按键都会有蜂鸣器提示声(暂时没有设置声音开关按钮,有兴趣的同学可以自己设计一下)。
2025/7/24 17:19:25 8.32MB FPGA 源码 贪吃蛇 VGA
1
手势识别源代码+说明文档。
基于FPGA的手势识别代码,含有三种模式,可识别静态手势、识别动态手势、及跟踪手势轨迹,绝对原创,说明文档请见我的博客手势识别图像处理源代码FPGAverilog
2025/7/19 22:39:33 22.11MB FPGA 手势识别 源代码 识别静态手势
1
共 370 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡