单周期CPU的设计，使用结构级语句与描述级语句构建寄存器堆、ALU、CONUNIT等模块，支持12条指令：add、sub、j、bne、bnq等

单周期CPU，实现了lw，sw，add，sub，slt，jmp指令

中山大学计组实验单周期CPU设计实验报告及项目代码

北航计算机组成课程设计单周期CPU的Verilog代码实现，内包含源代码和相应的测试文件

电路模拟logisim进行mips单周期CPU开发，支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j，sb

一、设计目标设计目的：设计一个含有36条指令的MIPS单周期处理器，并能将指令准确的执行并烧写到试验箱上来验证设计初衷1、理解MIPS指令结构，理解MIPS指令集中常用指令的功能和编码，学会对这些指令进行归纳分类。
2、了解熟悉MIPS体系中的处理器结构3、熟悉并掌握单周期处理器CPU的原理和设计4、进一步加强Verilog语言进行电路设计的能力二、实验设备1、装有xilinxISE的计算机一台2、LS-CPU-EXB-002教学系统实验箱一台三、实验任务1.、学习MIPS指令集，深入理解常用指令的功能和编码，并进行归纳确定处理器各部件的控制码，比如使用何种ALU运算，是否写寄存器堆等。
2、单周期CPU是指一条指令的所有操作在一个时钟周期内执行完。
设计中所有寄存器和存储器都是异步读同步写的，即读出数据不需要时钟控制，但写入数据需时钟控制。
故单周期CPU的运作即：在一个时钟周期内，根据PC值从指令ROM中读出相应的指令，将指令译码后从寄存器堆中读出需要的操作数，送往ALU模块，ALU模块运算得到结果。
如果是store指令，则ALU运算结果为数据存储的地址，就向数据RAM发出写请求，在下一个时钟上升沿真正写入到数据存储器。
如果是load指令，则ALU运算结果为数据存储的地址，根据该值从数据存RAM中读出数据，送往寄存器堆根据目的寄存器发出写请求，在下一个时钟上升沿真正写入到寄存器堆中。
如果非load/store操作，若有写寄存器堆的操作，则直接将ALU运算结果送往寄存器堆根据目的寄存器发出写请求，在下一个时钟上升沿真正写入到寄存器堆中。
如果是分支跳转指令，则是需要将结果写入到pc寄存器中的。

single_period_CPU_opt.zip内部完整代码仿真测试都通过

内含内个子模块的详细代码还有仿真程序都是运行通过的

本科生计算机组成原理课程大作业，使用XilinxN4开发板，实验实现：31条MIPS指令单周期CPU可通过前仿真但不能下板，原因未查明

计算机组成原理作业。
Project3。
logisim搭建32位单周期CPU，支持addu,subu,lui,ori,beq,jal,nop等指令。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。