将高电平和低电平交替变换的引脚接到P3.2即外部中断0,在串口1输出高电平时间和低电平时间,实时检测实时输出.数据通过串口回传至电脑,经数据处理和分析,可实现模拟示波器功能。
2025/3/11 17:17:40 37KB 高低电平检测
1
仿真已经有结果,moduleLcd12864(//针对型号为RT12864-SinputSys_Clk,inputRst,outputregLCD_RS,outputLCD_RW,outputLCD_E,outputreg[7:0]LCD_Data//outputPSB//串并控制端口,H为并行,L为串行,直接接5v//outputLCD_Rst,//液晶的复位端口,低电平有效
2025/2/25 9:53:55 40KB LCD12864 verilog
1
本实验设计一个十字路口的交通灯控制器,分为东西和南北两个部分。
每个部分有五盏灯,分别为左转灯、直行灯、右转灯、人行道灯及黄灯,另外还有一个倒计时器。
左转灯、直行灯、右转灯、人行道灯亮表示允许通行,灯灭表示禁止通行;
黄灯亮表示即将有信号灯的状态发生改变;
倒计时显示了到下一状态的时间。
2.状态表(0表示灯灭,1表示灯亮)时间度量 东西方向  南北方向 东西方向 南北方向t/s ← ↑ → 行人 黄 ← ↑ → 行人 黄 倒计时/s 倒计时/s0~13 0 1 1 0 0 0 0 0 0 0 13 4513~15 0 1 1 0 1 0 0 0 0 0 2  15~28 0 1 0 1 0 0 0 0 0 0 13  28~30 0 1 0 1 1 0 0 0 0 0 2  30~43 1 0 0 0 0 0 0 0 0 0 13  43~45 1 0 0 0 1 0 0 0 0 0 2  45~58 0 0 0 0 0 0 1 1 0 0 45 1358~60 0 0 0 0 0 0 1 1 0 1   260~73 0 0 0 0 0 0 1 0 1 0   1373~75 0 0 0 0 0 0 1 0 1 1   275~88 0 0 0 0 0 1 0 0 0 0   1388~90 0 0 0 0 0 1 0 0 0 1   23.状态图(低电平表示灯灭,高电平表示灯亮)4.顶层设计图如图所示,交通灯控制器主要分为三个模块,交通灯状态控制,交通灯显示和倒计时。
交通灯状态控制模块:接受频率为1Hz的时钟信号,根据该信号进行处理,对交通灯显示和倒计时模块给出相应的状态编号(12个状态)。
交通灯显示模块:通过相应的状态设置两组交通灯的亮灭。
倒计时模块:通过相应的状态确定倒计时的基数及显示。
2025/1/13 11:13:48 546KB FPGA 交通灯 设计
1
5V继电器模块,采用EL817光耦隔离,低电平触发&LM317可调稳压模块(电赛作品中用到的模块,下载后可直接打板焊接使用,Altiumdesigner6.9设计)
2024/12/13 0:07:58 2.07MB 继电器 LM317
1
本模块实现高低电平噪声滤波功能,即将高电平和低电平持续时间低于阈值的脉冲都滤除。
程序首先滤除高电平噪声,而后滤除低电平噪声。
输出脉冲与输入脉冲间有两个阈值长短的时间延迟。
程序中时钟为1MHz,阈值FilterThreshold为100us,可根据实际情况进行设置。
程序中高低电平的阈值取的一样,可分别设置。
敬请注意,由于时延影响,若FilterThreshold为100,则低于101的都被滤除,大于等于102的才能通过。
2024/10/8 17:27:38 277KB Verilog 滤波 脉宽鉴别
1
1、掌握低电平调制电路组成与基本工作原理。
2、熟悉低电平调制种类。
3、掌握各种低电平调制电路各项主要技术指标意义及测试技能。
1
LED一般是恒流点亮的,如何改变LED的亮度呢?答案就是PWM控制。
在一定的频率的方波中,调整高电平和低电平的占空比,即可实现。
比如我们用低电平点亮一个LED灯,我们假设把一个频率周期分为10个时间等份,如果方波中的高低电平占空比是9:1,这是就是一个比较暗的亮度,如果方波中高低电平占空比是10:0,这时,全部是高电平,灯是灭的。
如果占空比是5:5,就是一个中间亮度,如果高低比是1:9,是一个比较亮的亮度,如果高低是0:10,这时全部是低电平,就是最亮的。
2024/5/12 4:36:28 22KB LED
1
LPM_ROM和LPM_RAM设计一实验目的掌握FPGA中LPM_ROM的设置:1作为只读寄存器ROM的工作特性和配置方法;
2学习将程序代码或数据以MIF格式文件加载于LPM_ROM中;
掌握lpm_ram_dp的参数设置和使用方法:1掌握lpm_ram_dp作为随即存储器RAM的设置;
2掌握lpm_ram_dp的工作特性和读写方法;
3掌握lpm_ram_dp的仿真测试方法。
二实验要求1LPM_ROM定制和测试LPM_ROM的参数设置:LPM_ROM中数据的写入,即初始化文件的编写;
LPM_ROM的实际应用,在GW48实验台上用N0.0电路模式测试。
2LPM_RAM定制和测试LPM_RAM的参数设置;
LPM_RAM的实际应用,在GW48实验台上用N0.0电路模式测试。
三实验原理用户可编程硬件FPGA芯片设计,有许多可调用参数化库模块LPM(LibraryParameterizedModules),课直接调用设置,利用嵌入式阵列块EAB(EmbedArrayBlock)构成lpm_ROM,lpm_RAM等各种存储器结构。
Lpm_ROM有5组信号:地执信号address[];
数据信号q[];时钟信号inclock、outclock;允许信号memenable.其参数是可以设定的。
由于ROM是只读寄存器,它的数据口试单向的输出端口,数据是在对FPGA现场配置时,通过配置文件一起写入存储单元的。
Lpm_ram_dq的输入/输出信号如下:地址信号address[];RAM_dqo的存储单元地址;
数据输入信号DATA[]RAM_dqo的数据输入端;
数据输出信号Q[];
RAM_dqo的数据输出端;
时钟信号CLK;读/写时钟脉冲信号;
读写信号W/R读/写控制信号端数据从总线端口DATA[]输入。
丹输入数据和地址准备好以后,由于在inclock上的信号是地址锁存时钟,当信号上升沿到来时,地址被锁存,于是数据被写入存储单元。
数据的读出控制是从A[]输入存储单元地址,在CLK信号上升沿到来时,该单元数据从Q[]输出。
W/R为读/写控制端,低电平时进行读操作,高电平时进行写操作;
四实验步骤
2023/11/14 3:08:52 123KB LPM_ROM和LPM_RAM设计
1
异步清除是指复位信号有效时,直接将计数器的状态清零。
在本设计中,复位信号为clr,低电平有效;
时钟信号时clk,上升沿是有效边沿。
在clr清除信号无效的的前提下,当clk的上升沿到来时,如果计数器原态是9(“1001”),计数器回到0(“0000”)态,否则计数器的状态将加1。
1
关于Proteus仿真ADC0809,说明以下几点:1、在Proteus中,ADC0809是不可仿真的。
但可以用ADC0808代替ADC0809进行仿真。
ADC0808与ADC0809有相同的引脚,功能极为相似。
在Proteus中,可以认为:ADC0808就是ADC0809。
2、说明几个关键引脚的输出信号:1)OE数据输出允许信号,高电屏有效(意思就是,当OE接高电屏时才允许将转换后的结果从ADC0808的OUT1~OUT8引脚输出,否则,在内部锁存)。
2)ADC0808的ALE信号(22引脚),以及START信号(6引脚)ALE称为“地址锁存允许信号”,高电屏有效。
就是说:ALE=1时,允许将ADDA~ADDC的地址输入到ADC0808的内部译码器,经过译码后选定外部模拟量的输入通道。
START信号,这是一个必须重点掌握的信号,向START送入一个高脉冲,其上升沿使ADC0808内部的“逐次逼近寄存器SAR”复位,其下降沿可以*启动A/D转换,并同时使EOC引脚为低电平*(两个*之间的内容必须牢记!)。
应注意到:ALE是高电屏有效,而START的有效部分只是上升沿和下降沿,所以在连接电路时可以将ALE信号与ST
2023/7/25 16:36:19 36KB Proteus AD转换 单片机
1
共 24 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡