verilog语言编写的I2Cslave串并转换模块
2024/8/11 16:36:27 11KB I2Cslave
1
简单的串行数据到8位并行数据的转换,verilog语言描述
2024/7/7 15:56:47 351B 串并 verilog
1
利用matlab实现串并转换和并串转换的源代码
2024/5/29 0:06:24 12KB matlab simulink
1
整个OFDM系统的实现程序,包括发送端的编码,调制(各种调制方式BPSK,QPSK,PSK...),映射,交织,IFFT,插循环前缀,串并转换以及接收端的去循环前缀,解交织,FFT,解调,解码等
2023/10/11 12:49:13 78KB OFDM
1
完成CPM(CPFSK)的调制和解调,发送端包括串并转换,基带成形滤波,升采样,数字上变频,多项式的非线性效应,经过AWGN信道,接收端对称解调,并绘出接收星座图。
2023/7/10 13:57:16 4KB CPM matlab CPFSK
1
付与二进制码流,经串并转换,松散体系自带QAM调制,离散虚实部举行调制。
2023/4/22 11:06:58 33KB QAM simulink 调制
1
先产生4位信息码,用伪随机序列产生器;
然后用encode编码。
为了进行加错先做并串转化,加错时根据输入的另一个伪随机序列的大小决定能否加错。
加错后为了方便译码,进行串并转换。
再检错译码输出正确的信息码。
2023/3/7 4:21:44 6KB 汉明码 VHDL
1
quartus环境下工程,本人写的sipo和piso两个模块,用verilog分别实现串并转换和并串转换,通俗易懂
2023/2/18 13:07:18 332KB 串并转换 并串转换 Verilog
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡