毕业计划论文基于FPGA技术的数字存储示波器计划
2018/6/11 20:09:01 1.38MB 毕业设计
1
LTC1864_16bits_ADC驱动法式,FPGA,Verilog
2017/4/8 9:49:56 4KB fpga verilog
1
基于FPGA的2ASK调制解调,里面有详细的工程说明,对于学习ISE软件和通信原理的知识很有协助
2016/2/23 11:30:53 393KB FPGA,2ASK,调制解调,ISE
1
能够手机上设置波形种类:正弦波、方波以及三角波;
设置频率:1Hz~10kHz、幅度:10mV~2V;手机通过Wifi发送信号,驱动DDS以及DAC模块产生的波形的设计。
本实验次要包括五个模块:(1)WIFI通讯模块(moduleWIFI_ESP82);
(2)指令信号接收模块(uart_txmodule);
(3)波形控制模块(logic_ctrl);(4)波形发生器及频率控制模块(DDS);(5)DAC波形显示模块(DAC081S101_driver)。
实验所用仪器为小脚丫Baseboard底板、手机和示波器。
2019/4/26 23:22:54 10.54MB FPGA 信号发生器 WIFI 手机控制
1
学习FPGA初期的一些笔记,本文引见了常见的几种引脚分配方式
2019/2/16 13:06:43 410KB FPGA 引脚分配
1
软件无线电课程和一些FPGA计划思想
2019/5/23 12:42:49 22.06MB fpga/cpld
1
xilinx官方提供的vivadao约束指导,详细引见fpga设计中的各种约束问题
2015/6/14 19:37:40 1.52MB vivado 约束指导手册
1
基于FPGA-VERILOG言语的DS18B20温度检测,电脑串口可控制:开关数码管、开关温度转换、设置温度报警范围、开关温度报警、上传当前测量的温度值(转换前与转换后),另外不用串口控制也可以用六位数码管直接显示当前温度值
2015/3/22 2:03:21 16.05MB FPGA Verilog DS18B20 uart
1
本代码是FPGA实现CAN总线控制器的开源代码,工程文件可直接经过ISE调试!
2019/3/16 22:19:40 1.01MB IP核 CAN总线 控制
1
这三篇文章都对CSD乘法器做了相关引见,同时也给出了基于FPGA的实现方法。
2020/1/12 16:27:11 538KB CSD 乘法器 FPGA
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡