1.反对于APB总线接口2.反对于PWM单次方式以及络续方式可配3.反对于PWM周期配置配备枚举连忙失效以及提前失效可配4.反对于PWM周期可配置配备枚举5.反对于PWM宽度可配6.反对于PWM使能可配7.反对于16位计数器8.反对于16位预分频计数器9.反对于中断
2023/5/15 10:09:19 11KB Verilog
1
残缺的AES加密的verilog代码,经由验证在FPGA内能够实现,并且还附带响应的仿真情景以及能够实施的剧本文件,极具参考价钱,一种典型的AES加密的verilog实现方式
2023/5/14 21:20:43 103KB AES
1
verilog实现60进制计数器源代码及测试代码
2023/5/11 4:53:16 1KB verilog 计数器
1
RS编码器,译码器,首要付与FPGA来实现软件使用verilog语言,从原理到硬件的实现,举行了成果仿真以及板上调试,验证准确
2023/5/1 4:32:30 1.06MB RS 编码器,译码器
1
Verilog实现31条指令的单周期CPU,在Nexy4板上可直接下板
2023/4/29 12:12:53 20KB CPU Verilog MIPS 计算机组成
1
FPGA用Verilog法度圭表标准实现VGA视频转换为PAL制式视频输入
2023/4/27 10:12:22 3.21MB PAL
1
verilog实现含FIFO的RS232串口收发法度圭表标准情景quartus8.1以上
2023/4/26 4:31:29 306KB verilog fifo rs232
1
FPGA抑制DM9000A举行以太网数据收发的Verilog实现
2023/4/21 18:57:22 2.53MB FPGA 以太网 Verilog实现
1
盘算机组成原理课程试验:一个MIPS五级流水线CPU内含部份源代码以及试验文档,verilog实现,开拓平台为ISE
2023/4/17 22:28:38 369KB CPU VERILOG PIPE LINING
1
使用verilog实现MIPS典型的五级流水线,怪异的处置结构冒险、数据冒险、抑制冒险。
2023/4/15 21:21:14 6KB MIPS 流水线 verilog
1
共 128 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡