Verilog秒脉冲程序（可调理脉冲周期），不想花积分下载可以移步https://mp.csdn.net/postedit/80044360
2020/11/24 11:43:06
150KB
1
为了克服基于传统查表法实现DDS方法占用存储单元多、运算速度和精度较低等缺陷，重点研究并实现了基于CORDIC算法的线性调频信号产生方法。
采用Verilog硬件描述言语设计实现了基于CORDIC算法的流水线式直接数字合成器(DDS)，结合线性调频信号的相位调制函数，实现了线性调频信号的硬件产生。
ModelSim上RTL仿真结果验证了该方法的正确性。
采用Verilog硬件描述言语设计实现了基于CORDIC算法的流水线式直接数字合成器(DDS)，结合线性调频信号的相位调制函数，实现了线性调频信号的硬件产生。
ModelSim上RTL仿真结果验证了该方法的正确性。
2018/8/25 3:30:45
863KB
1
清华大学电子系微机原理课程设计题目。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
4人合作完成。
包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。
Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中缀及跳转。
时序仿真主频可达70MHz。
采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。
设计了Cache结构提高访存效率。
2015/9/18 19:23:53
3.42MB
1
在工程中:keccak.v为顶层文件，分别调用下面几个文件，f_permutation.v、padder1.v、rconst2in1.v、round2in1.v、padder1.v。
test_keccak.v为仿真代码。
在仿真代码test_keccak.v中，仿真控制输入，reg[63:0]in;为输入，wire[511:0]out;为输出端。
在仿真代码中通过对输入的参数进行控制，实现对算法输入控制的变化，通过仿真波形图来观察输出端。
————————————————版权声明：本文为CSDN博主「QQ_778132974」的原创文章，遵照CC4.0BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/QQ_778132974/article/details/124217676
test_keccak.v为仿真代码。
在仿真代码test_keccak.v中，仿真控制输入，reg[63:0]in;为输入，wire[511:0]out;为输出端。
在仿真代码中通过对输入的参数进行控制，实现对算法输入控制的变化，通过仿真波形图来观察输出端。
————————————————版权声明：本文为CSDN博主「QQ_778132974」的原创文章，遵照CC4.0BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/QQ_778132974/article/details/124217676
2018/10/19 12:45:57
2.28MB
1
eda技术verilog：次要讲解verilogvhdl语言的语法，的结构。
可以用于开发相应的硬件结构，这是课间件。
可以用于开发相应的硬件结构，这是课间件。
2016/4/17 19:14:29
17.9MB
1
Modelsimse是一款专业的HDL语言仿真软件，它能提供友好的仿真环境，是业界独一的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
2016/11/14 22:10:26
500.68MB
1
IEEEStandardVerilogHardwareDescriptionLanguageIEEE_Verilog_2001
2020/2/6 7:07:34
4.33MB
1
包含了对EEPROM先写再读的全部形态过程，包含EEPROM官方文档，对照i2c协议理解，适合FPGA小白
2021/3/19 16:12:22
535KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB