采用verilog语言实现数字钟的设计,采用quarters2语言环境。
2023/8/18 16:12:53 272KB verilog 数字钟 quartus2
1
FPGA实现UDP协议栈,verilog语言附带说明,测试激励以及测试工具
2023/8/14 7:29:35 650KB 网络协议 FPGA
1
Verilog语言设计一款能够显示日期时间的电子表芯片,能够显示年月日星期时分秒,区分闰年,能够调整日期和时间
2023/8/7 2:49:43 151KB 硬件设计
1
基于Verilog语言的电子秒表设计,使用的FPGA板为CycloneIVE:EP4CE6E22C8
2023/8/2 22:06:52 3.21MB Verilog 电子秒表
1
verilog语言写1602的驱动工程,编译下载成功,可以实现显示字符。
2023/7/29 14:53:06 1.45MB 1602 fpga
1
用Verilog语言写的,贪吃蛇程序。



视频接口使用VGA
2023/7/28 17:39:11 70.03MB FPGA
1
用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考
2023/7/26 9:44:48 618KB 乘法器,verilog
1
设定好商品,按键1选择商品,按键2、3、4为投币,再次按下按键1购买,然后再数码管上显示余额,若不够买,则显示ER
2023/7/25 5:48:41 976KB FPGA 自动售货机
1
基于verilog语言的出租车计费器程序设计
2023/7/22 17:13:15 594KB 计价器
1
任意分频的verilog语言实现(占空比50%)1.偶数倍(2N)分频2.奇数倍(2N+1)分频3.N-0.5倍分频4.任意整数带小数分频
1
共 120 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡