用VHDL实现的FIR16阶滤波器的设计,系数在报告里
2024/10/11 5:40:57 124KB VHDL 滤波器
1
mBnB码是光纤通信系统中常用的码型之一,本次设计了一种简单实用的5B6B编码方法,并提出了用Altera开发系统的硬件描述语言VHDL实现全数字5B6B编译码电路的设计思想和方法,最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL语言设计方法。
关键词:5B6B码;FPGA;VHDL语言;波形仿真
2024/10/7 8:55:27 512KB 5B6B 码; FPGA; VHDL
1
本代码主要是利用fpga、vhdl语言开发DS1302控制程序。
2024/10/6 22:36:06 19KB DS1302 VHDL
1
&VirtexTM-4DSP48Slice&' FIRVirtex-4&' *FIR&' *&' *&' &' *RAM4FIRRAM3FIR&' *&&SystemGeneratorinDSPVHDLVerilog&'  *  
2024/10/6 7:18:36 1.72MB 半并行FIR滤波器
1
VHDL语言100例详解.跟随例子学习VHDL语言,使您快速掌握FPGA的开发技巧
2024/9/30 21:12:17 6.82MB VHDL FPGA
1
该书主要利用VHDL语言讲解了很多FPGA设计实例,适合FPGA学习的同学。
2024/9/26 13:46:25 36.99MB FPGA nios ii,VHDL
1
这是关于双端口RAM的VHDL程序代码,nut_tpram--rtl这是源代码--sim这是modelsim仿真目录
2024/9/21 7:53:29 62KB FPGA VHDL
1
VHDL洗衣机程序,可实现定时、报警、洗衣,脱水等等功能。
2024/9/21 7:53:30 922KB VHDL 洗衣机
1
用VHDL编写的三个程序:简易频率计电子钟显示药片瓶装系统附代码和调试日志。
验收通过
2024/9/20 8:18:35 139KB 北邮 数字逻辑 报告
1
该程序是使用Verilog编写的SPI接口程序,同时可被VHDL调用,程序已经封装好,只需要将SPI接口引脚分配好,将所需传输的数据放入“senddata”中即可,同时提供了仿真时序图便于理解
2024/9/20 3:39:15 425KB Verilog FPGA
1
共 444 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡