自己阅读XILINX FFT IP核整理的中文文档快速傅里叶变换v9.0IP核指南——Vivado设计套件引见:XilinxFFTIP核是一种计算DFT的有效方式。
特点:•前向变换(FFT)和反向变换(IFFT)在复数空间,并且可以在运行的同时进行选择配置•变换点数范围:N=2^m,m=3~16•数据精度范围:b_x=8~34•相位精度范围:b_w=8~34•算术处理方式:不放缩(全精度)定点放缩定点块浮点•输入数据定点数类型和浮点数类型•舍入或者截尾•数据和相位存储:块RAM和分布式RAM•运行时可配置变换点数•放缩定点时放缩方案在运行时可实时配置•输出数据顺序:自然顺序和比特或字节反转顺序•数字通信系统应用中插入CP选项•四种传输方式:流水线基四突发型基二突发型简化基二突发型•输入输出都由AXI4-Stream协议控制•丰富的状态接口(eventsignals)•可选择实时和非实时模式•优化选项:复数乘法器模式蝶形运算结构•多通道同时进行变换运算:通道数范围1~12
2019/9/10 14:34:52 57KB FFT IP核
1
quartusII超等license完全破解版Ip核可以下载
2016/5/24 3:51:35 131KB 超级 license quartusII
1
用ModelSim完成了Altera乘法器IP核的仿真,有利于初学者学习
2020/9/13 17:12:12 12.15MB Altera 乘法器 IP核 Modelsim
1
三本书:(1)XilinxFPGA使用进阶通用IP核详解和设计(2)XilinxFPGA权威设计指南(3)vivado从此开始
2017/4/18 14:02:26 45.32MB fpga
1
Verilog利用IP核完成定点转浮点运算,quartus直接调用ip,内附有modulesim仿真测试模块,testbench文件和仿真波形
2015/4/26 22:40:25 3.12MB Verilog IP核
1
使用verilogHDL言语编写的SPI收发数据的IP核,功能完整,通过测试仿真
2018/7/2 20:47:40 2.5MB SPI IP FPGA
1
虽然ip核已经很成熟了,但是对于新手来说写一个SDRAM控制器能学到很多,小白可以借鉴一下,配套着了解一下,但是他的程序对于一个项目真要要实现来说,只是入门,不适合推荐使用。
切记切记
2017/5/25 16:37:30 4.22MB sdram入门 开源骚客 小白学sdram
1
altera_ug_fifo.pdfaudio_dac_fifo.rarFIFO中文应用笔记.pdfFIFO基础知识.docFPGASoPC软硬件协同设计纵横谈.pdfFPGA的VGA视频输出工程文件//freedev_vgaFPGA的VGA视频输出工程文件.rarFreeDevFPGA音频开发环境和平台构建.pdfNios系统基础上的UItraDMA数据传输模式.docSD_Card_Audio//Audio_DAC_FIFO_altera的ip核DE2_SD_Card_Audiosd_audio_aic23.rarSOPC中自定义FIFO接口与DMA数据传输.pdf什么是FIFO.doc关于fifo的一些概念其quartusII中IP的使用.doc在NIOS-II系统中AD数据采集接口的设计与实现.doc基于Avalon总线的TFTLCD控制器的设计.doc基于FPGA+PCI的并行计算平台实现.doc基于LPM的高速FIFO的设计.doc基于NiosII的图像采集和显示的实现.doc基于SOPC的扭振信号测量系统实现研究.doc基于嵌入式Linux的TFTLCDIP及驱动的设计.doc异步FIFO的VHDL设计.doc采用FPGA的高速数据采集系统.doc非IP核相关FIFO设计//FIFO技术在SDH数字交叉连接芯片设计中的应用.pdfKPCI-817数据采集卡.pdfPCI-8325光电隔离型模入接口卡技术说明书.docUSB7325高速光电隔离型模入数据采集模块技术说明书.doc一款低功耗异步FIFO的设计与实现.pdf一种异步FIFO的设计方法.pdf关于异步FIFO设计的探讨.pdf利用FPGA实现异步FIFO设计.doc基于DSP的高速数据采集与处理系统.pdf基于FPGA异步FIFO的研究与实现.pdf基于FPGA的异步FIFO硬件实现.pdf基于FPGA的异步FIFO设计.pdf基于FPGA的高速异步FIFO存储器设计.pdf基于VerilogHDL的异步FIFO设计与实现.pdf异步FIFO亚稳态问题.doc异步FIFO结构.pdf异步FIFO结构及FPGA设计.pdf怎样对FIFO、RAM读写.doc读写数据宽度不同的异步FIFO设计.PDF高速异步FIFO的实现.pdf
2021/2/7 8:09:37 12.71MB Altera FIFO SOPC IP
1
运用SIMLINK中的DSP_Builder11.0库,建立一个64阶FIR滤波器,运用官方IP核,已成功在EP4CE15上验证
2020/2/6 6:05:33 6.13MB dspbuilder FIR MATLAB FPGA
1
XilinxISE14.5和VivadoLicense文件,ISE14.5最新版亲测可用,包含IP核受权。
2021/5/17 21:32:51 5KB ISE 14.5 Xilinx Vivado
1
共 88 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡