附件是数字PLL的MATLAB仿真源码，能够仿真BPSK、QPSK的DPLL附件是数字PLL的MATLAB仿真源码，能够仿真BPSK、QPSK的DPLL

第1章概述 31.1SOC与SOPC技术简介 31.1.1SOC单片系统 31.1.2SOPC及其技术 31.2嵌入式系统简介 31.2.1嵌入式系统的概念与组成 31.2.2嵌入式系统的特点与应用 31.2.3嵌入式系统的发展趋势 3第2章FPGA设计基础 42.1QuartusII综述 42.1.1软件特点 42.1.2用户界面 42.2QuartusII设计流程 72.3流水灯的FPGA设计 82.4使用嵌入式逻辑分析仪进行实时测试 162.5FPGA内部存储器设计 202.6嵌入式锁相环altPLL宏功能模块调用 24第3章优化设置与时序分析 273.1Setting设置 273.2时序设置与分析 273.3分析结果查看 27第4章第三方EDA工具 284.1概述 284.2仿真工具ModelSim的使用 284.3ModelSim和QuartusⅡ联合使用 40第5章基于FPGA的DSP开发技术 415.1Matlab/DSPbuilder及其设计流程 415.2DSPBuilder的安装与注册 425.3基于MATLAB/Simulink模块的FIR滤波器设计与仿真 425.3基于IP核的FIR滤波器设计与仿真 54第6章SOPC设计基础 586.1NiosII处理器结构 586.2Avalon总线规范 696.3NiosII硬件开发 1056.4NiosII软件开发 1236.5HAL系统库 142第7章NiosII外设及其编程 1437.1PIO 1447.2UART 1497.3定时器 1557.4片内存储器 1597.5SDRAM控制器 1597.6Flash 1637.7DMA控制器 1637.8SPI 1687.9简单NIOSII系统建立 173第8章NiosII深入设计 1748.1定制NiosII用户指令 1748.2自定义Avalon从组件 1838.3NiosII多处理器系统 1838.4中缀处理 183

KEIL编写的单片机C言语，控制HMC830，HMC834等系列锁相环芯片。

基于fpga的ppm位同步verilog代码采用锁相环同步分为4部分，明晰明了，高频时钟为8倍频

用锁相环实现的频率合成器既有频率稳定度高又有改换频率方便的优点。
实现输出频率N倍于输入频率(fo=N•fi)，且在一定频率范围内其输出信号的稳定度完全跟踪输入信号。
因而在现代通信和嵌入式系统中获得广泛使用。
电源+5V；
集成电路芯片4046、74LS191（各一片）；
输入信号由信号发生器提供；
输入信号频率范围10HZ~1kHZ；

一份锁相环完成的载波同步的2阶环的MATLAB仿真代码，是保存在WORD上的

一、引言在电工仪表、同步检测的数据处理以及电工实验中，常常需求测量两列同频信号之间相位差。
例如，电力系统中电网并网合闸时，要求两电网的电信号之间的相位相同，这时需求精确测量两列工频信号的相位差。
相位差测量的方法很多，典型的传统方法是通过示波器观测，这种方法误差较大，读数不方便。
为此，我们设计了一种基于单片机的相位差测量仪，该仪以单片机和锁相环倍频电路为核心，实现了工频信号相位差的自动测量及数显，测量的分辩力为#*)+。

基于同步旋转坐标变换的三相锁相环计划，基于同步旋转坐标变换的三相锁相环计划

基于锁相环的载波提取技术。
采用科斯塔斯锁相环获得信号的载波

锁相环(PLL)电路设计与使用.pdf是一本很不错的书籍，很适合电子设计工作者

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。