本代码是一个完整的QuartusII工程，采用流水线的方式进行fft，代码中有详细的注释，编译通过，但是没有验证是否正确。
供大家参考学习。
供大家参考学习。
2023/2/8 13:45:30
3.47MB
1
五级流水CPU，除了最基本的条件、非条件转移指令，算术、逻辑运算指令和访存指令等，还实现了弹压栈指令、子程序调用和前往指令、除法指令和三角函数指令。
代码风格可能不太好，仅供大家参考。
代码风格可能不太好，仅供大家参考。
2019/11/19 18:17:46
563KB
1
全书共分12章。
第一章介绍计算机系统结构的基本概念，包括计算机系统的层次结构、系统结构的定义、分类、设计技术、评价标准和系统结构的发展等，第二章介绍数据表示、寻址技术、指令格式的优化设计、CSIC指令系统和RISC指令系统等，第三章介绍存储系统原理、虚拟存储器和高速缓冲存储器等，第四章介绍输入输出原理、中断系统、通道处理机和输入输出处理机，第五章介绍先行控制技术、流水线处理机、超标量处理机、超流水线处理机和超标量超流水线处理机等，第六章介绍向量的基本概念、向量处理机结构、提高向量处理机功能的方法、向量处理机的功能评价等，第七章介绍互连网络的基本概念、消息传递机制和互连网络实例，第八章介绍SIMD计算机模型、结构、实例和SIMD计算机的应用，第九章介绍多处理机结构、功能和Cache一致性等，第十章介绍多处理机算法，包括同步技术、并行搜索、串行算法到并行算法的转换、并行程序设计语言及其实现方法等，第十一章介绍数据流计算机、数据库机与知识库机、面向函数程序设计语言的归约机，最后第十二章是实验：DLX处理机，通过实验能够加深对本书主要内容的理解。
每章后附有大量习题。
本书是计算机专业本科生“计算机系统结构”课程的通用教材，也可作为有关专业研究生的教材和有关科技工作者的专业参考书。
第一章介绍计算机系统结构的基本概念，包括计算机系统的层次结构、系统结构的定义、分类、设计技术、评价标准和系统结构的发展等，第二章介绍数据表示、寻址技术、指令格式的优化设计、CSIC指令系统和RISC指令系统等，第三章介绍存储系统原理、虚拟存储器和高速缓冲存储器等，第四章介绍输入输出原理、中断系统、通道处理机和输入输出处理机，第五章介绍先行控制技术、流水线处理机、超标量处理机、超流水线处理机和超标量超流水线处理机等，第六章介绍向量的基本概念、向量处理机结构、提高向量处理机功能的方法、向量处理机的功能评价等，第七章介绍互连网络的基本概念、消息传递机制和互连网络实例，第八章介绍SIMD计算机模型、结构、实例和SIMD计算机的应用，第九章介绍多处理机结构、功能和Cache一致性等，第十章介绍多处理机算法，包括同步技术、并行搜索、串行算法到并行算法的转换、并行程序设计语言及其实现方法等，第十一章介绍数据流计算机、数据库机与知识库机、面向函数程序设计语言的归约机，最后第十二章是实验：DLX处理机，通过实验能够加深对本书主要内容的理解。
每章后附有大量习题。
本书是计算机专业本科生“计算机系统结构”课程的通用教材，也可作为有关专业研究生的教材和有关科技工作者的专业参考书。
2016/4/24 3:06:24
39.29MB
1
一个5级流水线结构的简单CPU的实现。
TinyMIPS的流水线共分为五级，对应五个功能模块，分别为IF（取指令）、ID（译码）、EX（执行）、MEM（访存）、WB（写回）。
而这五个流水级分别对应CPU处理指令时的五个步骤：IF级担任从存储器（内存或缓存）中取出指令；
ID级担任将指令译码，并从寄存器堆取出指令的操作数；
EX级担任根据译码结果执行对应的ALU操作；
MEM级担任处理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；
WB级担任将指令的执行结果写回寄存器堆。
TinyMIPS的流水线共分为五级，对应五个功能模块，分别为IF（取指令）、ID（译码）、EX（执行）、MEM（访存）、WB（写回）。
而这五个流水级分别对应CPU处理指令时的五个步骤：IF级担任从存储器（内存或缓存）中取出指令；
ID级担任将指令译码，并从寄存器堆取出指令的操作数；
EX级担任根据译码结果执行对应的ALU操作；
MEM级担任处理可能产生访存请求的指令，向存储器（内存或缓存）发送控制信号；
WB级担任将指令的执行结果写回寄存器堆。
2018/8/25 3:30:45
14.51MB
1
XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写，含UCF文件和原理阐明图，如有错误请联系邮箱zjuwh@sina.cn指正，谢谢。
2021/3/21 3:43:11
139KB
1
XilinxSpartan-3E上实现31条MIPS指令流水线CPU代码用VerilogHDL编写，含UCF文件和原理阐明图，如有错误请联系邮箱zjuwh@sina.cn指正，谢谢。
2020/11/6 18:08:43
139KB
1
基于MIPS指令集的32位五级流水线的CPU设计与Verilog实现。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库，使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。
最初，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。
该CPU可以实现28条基本指令。
基于SMIC0.25μm工艺库，使用DesignCompile与NCVerilog对设计分别进行逻辑综合和后仿，根据面积、时序等信息对设计进行了优化。
最初，为该CPU添加了共享总线，以及UART与GPIO接口，实现了一个简单的SoC，并编写了测试代码，在Modelsim上完成了功能仿真和时序仿真。
2015/4/3 17:36:36
63KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB