CRC校验算法原理到FPGA实现代码。
外面搜罗CRC查验的实现文档，VerilogHDL的实现代码，MATLAB仿真验证法度圭表标准等，Testbench残缺。
可美满运行。
外面搜罗CRC查验的实现文档，VerilogHDL的实现代码，MATLAB仿真验证法度圭表标准等，Testbench残缺。
可美满运行。
2023/4/26 17:48:58
2.88MB
1
使用Verilog语言测试AD模块，该法度圭表标准已经由验证，波形经由示波器检测普通。
2023/4/25 7:55:54
1.02MB
1
Altera(Intel)_MAX10_10M02SCU169开拓板PDF原理图+Quartus逻辑例程+开拓板文档资料，搜罗LED,Key,CP2102_UART数码管等FPGA逻辑例程工程文件，开拓板资料及相关首要器件本领手册等。
2023/4/23 18:44:04
47.6MB
1
在体系复位后，用户按键6次，输入一个残缺的密码串，输入完6次后，体系举行比对于，假如发现密码适宜，则开门，不然申请用户络续输入，假如络续3次输入的密码串都是差迟的，则体系报警，直到输入准确的密码，报警声停止。
2023/4/23 14:50:27
291KB
1
为普及蜗杆丈量精度，方案了新的丈量机测头数据收集电路。
基于FPGA并付与自顶向下方案方式以及VerilogHDL编程本领，方案了收集电路的逻辑抑制模块。
基于AD977方案了三通道模数转换电路，每一通道由自力的模数转换器及其前端信号调解电路组成。
FPGA与前端模数转换电路以及后端数据总线之间均方案了电平转换电路。
对于所方案电路在丈量机上举行了综合噪声实际测试，下场评释所收集数据的样本尺度差均低于0.5μm，抵达了预期目的。
基于FPGA并付与自顶向下方案方式以及VerilogHDL编程本领，方案了收集电路的逻辑抑制模块。
基于AD977方案了三通道模数转换电路，每一通道由自力的模数转换器及其前端信号调解电路组成。
FPGA与前端模数转换电路以及后端数据总线之间均方案了电平转换电路。
对于所方案电路在丈量机上举行了综合噪声实际测试，下场评释所收集数据的样本尺度差均低于0.5μm，抵达了预期目的。
2023/4/22 9:32:08
1.63MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB