基于FPGA的多成果信号暴发器,此信号暴发器可暴发的波形有:正弦波,方波,三角波,斜升锯齿波,斜降锯齿波,梯形波,蹊径波,双蹊径波中的六种。
方案软件申请用quartusii,先用该软件仿真,再接上FPGA试验箱,编译,运行并下载到试验箱,用示波器查核期指定输入端波形。
2023/5/11 3:23:05 78KB FPGA 正弦波 方波 阶梯波
1
SOC验证(FPGA)学习路途.xmind
2023/5/10 12:20:24 1005KB SOC验证 fpga
1
康芯的fpga开拓板原理图康芯的fpga开拓板原理图
2023/5/10 1:35:01 152KB 康芯的fpga 开发板原理图
1
fpga调试千兆网,已经验证
2023/5/10 1:23:45 7.56MB fpga 千兆网
1
这个基于FPGA的16阶FIR低通滤波器工程,VerilogHDL,有仿真代码,很适用哦!
2023/5/9 19:22:16 19.51MB FIR滤波器
1
Altera_stratixVGX_5sgxea7kf40_fpga开拓板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
1
一段式外形机的流水灯电路法度圭表标准,能够实现流水灯成果
2023/5/8 10:58:22 3.1MB fpga led verilog quartus
1
适宜钻研无线通讯的人员学习,外面有相关FPGA实现的代码,搜罗fir滤波器,cic滤波器,dds,调制解调等等
2023/5/8 8:46:37 70.49MB fpga verilog 无线通信
1
xilinxFPGA的二维FFT实现,有残缺的testbench代码,相对于是不容错过的优异代码。
经由matlab仿真比力,精度令人工笔。
2023/5/6 12:49:50 8.76MB FPGA 2维FFT
1
挪用Quartus的FIRCompilerIP核实现FIR滤波,含testbench与仿真,仿真下场优异;
详尽阐发可参考自己博客。
CSDN博客搜查:FPGADesigner
2023/5/6 9:47:24 2.36MB FPGA FIR Quartus IP
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡