CreateReactApp入门该名目是经由。
可用剧本在名目目录中,能够运行:yarnstart在开拓方式下运行使用法度圭表标准。
掀开在浏览器中查验。
假如举行编纂,页面将重新加载。
您还将在抑制台中看就职何棉绒差迟。
yarntest在交互式把守方式下启动测试运行法度圭表标准。
无关更多信息,请拜望对于的部份。
yarnbuild构建破费到使用法度圭表标准build文件夹。
它在破费方式下准确绑缚了React,并优化了构建以患上到最佳成果。
最小化构建,文件名搜罗哈希。
您的使用已经豫备好举行枚举!无关更多信息,请拜望无关的部份。
yarneject留意:这是单向操作。
eject,您将没法返回!假如您对于构建货物以及配置配备枚举遴选不工笔,则能够随时eject。
此召唤将从名目中删除了单个构建依赖项。
相同,它将齐全配置配备枚举文件以及传递依赖项(webpack,Babel,ESL
2023/4/30 20:03:31 449KB TypeScript
1
基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL,VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录
2023/4/30 20:14:32 14.95MB Quartus FPGA CPLD
1
vue电子答题体系试卷部份
2023/4/30 17:14:42 33KB vue
1
这是一个四参数坐标转换法度圭表标准,搜罗三部份,部份最小二乘求解,普通最小二乘求解,以及天生人民点坐标
2023/4/30 11:54:01 62KB c# 坐标转换 四参数
1
这个是IM的数据库文件c#开源IM体系把体系中集成的IM部份,提掏进去,共巨匠参考,也能够作为巨匠学习networkco妹妹s框架的一个demo
2023/4/30 9:39:04 1.57MB 数据文件
1
ggplot2_TheElementsforElegantDataVisulizationinR.pdfggplot2-ElegantGraphicsforDataAnalysis.pdfR数据可视化手册部份高清版PDF,打包下载
2023/4/30 4:27:51 42.25MB ggplot2 R 绘图
1
给出了测验模板一、填空题1. PLC的存储器分两大部份,是体系存储器与用户存储器。
2. 高速计数器HC的寻址格式是HC+高速计数器号。
3. S7-200型PLC的按时器搜罗TON、TOF、TONR三种尺度。
2023/4/30 1:50:09 82KB PLC试题
1
IHO国内航道结构的尺度的附录A部份,搜罗物标介绍,特援用见,及两者参考目录以及破费署理商的代码
2023/4/30 1:08:25 1.58MB enc s-57 iho
1
红黑树的详尽描摹,从数据结构到建树,最小值,最大值,后继,遍历,插入以及删除了。
该代码是clionIDE中实现的,代码部份在main.c中。
2023/4/30 0:25:41 199KB 红黑 Red Black Tree
1
丑陋说商城动态页面,部份前端动态页面
2023/4/29 22:32:24 9.88MB 美丽说
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡