FPGAVerilog硬件实现的LDPC编码解码,资源中附带Verilog源代码以及附带MATLAB仿真源程序,欢迎下载,谢谢运用~~~
2016/7/18 20:02:54 12.92MB LDPC Verilog matlab
1
贪吃蛇游戏的FPGA实现课程设计报告,里面含有多篇课程设计报告,对程序的原理实现进行了详细的说明,还附有部分源码,有需求的朋友可以参考下
2018/3/23 21:17:49 2.51MB 贪吃蛇 FPGA 课程设计报告 verilog
1
verilog完成的PCM模块verilog完成的PCM模块verilog完成的PCM模块
2021/8/16 17:17:31 3KB verilog PCM
1
32位超前进位快速加法器经过Isim仿真测试正确的32位超前加法器编写言语Verilog-HDL基于zhaohongliang代码修改了其中部分有问题的模块
2015/7/16 18:55:50 4KB 加法器 Verilog
1
基于Basys2开发板和Verilog言语的挡板接小球游戏,接上VGA显示屏即可玩。
是我的数字集成电路课程设计。
压缩包里有README.txt,有更详细的说明。
2018/3/24 1:03:02 3.41MB verilog VGA 数字集成电路 课程设计
1
数字逻辑基础与Verilog设计
2021/9/12 3:09:31 407KB verilog 桶型移位器
1
基于nrf24l01的verilog发送法式:采集ds18b20的温度数据在lcd1602上显示,按键按下无线发送温度数据
2020/11/27 19:18:35 1.98MB nrf24l01 verilog FPGA
1
贪吃蛇的Verilog代码,可以运用,课程设计所写。
2020/9/17 3:24:15 5.37MB 贪吃蛇 verilog
1
verilog电子时钟代码
2021/2/5 4:15:40 759KB verilog
1
RS(255,247),RS编码器,RS解码器Verilog源代码。
纠错才能不大于4个错误。
2021/2/10 18:02:46 11KB RS 解码 Verilog
1
共 874 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡