Verilog实现4位带符号加法器,带有上益出和下溢出标志位,内含TestBench代码,可直接使用。
代码简单修改即可宽展至任意位数的加法器。
2023/9/30 3:22:53 891KB Verilog
1
呼吸灯的Verilog实现,基于Vivado平台,同时也可以用Modelsim进行联合仿真同时也可以在source文件夹下查看源码,在别的平台上实现呼吸灯。
2023/9/29 13:18:58 541KB 呼吸灯
1
基于CSA原理,使用verilog实现7个数相加
2023/9/25 19:45:51 3KB 加法,csa
1
verilog实现qdpsk调制解调很实用的文档
2023/9/17 14:43:05 1KB verilog
1
一、 实验目的与要求:用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。
二、 实验设备(环境)及要求:在modelsim环境下编写代码与测试程序,并仿真;
在synplifypro下编译,设置硬件并综合。
三、 实验内容及步骤:1、 选择除法器的算法,本实验开始采用的是减法实现除法器的例子(比如十进制中的a/b,可先比较a与b的大小,如果a>b,则商加1,a<=a-b,再进行比较大小,直到a<b,商不变,余数为a);2、 选择好算法,进行verilog语言编程,再写好testbench并进行编译与功能仿真;
3、 在中进行初步综合;
4、 完成实验报告;
2023/9/17 9:56:34 290KB verilog 除法器 两种 代码
1
用Verilog实现的全局阈值的求解,能够得到很好的二值化阈值,可通过modlesim_Altera仿真
2023/9/14 10:56:15 6.57MB 全局阈值
1
Verilog编写的UART核,可以实现可定义形式数据的收到,测试工作正常
2023/9/1 14:20:58 6.45MB Verilo UAR RS23
1
FPGA等精度测频法ISE下verilog实现
2023/8/30 10:15:09 1.47MB FPGA 等精度测频法
1
VERILOG实现的H.264编解码源代码,具有很高的参考价值
2023/8/16 7:58:57 808KB H264 VERILOG
1
Verilog实现Splitter、ALU、EXT、格雷码计数器、表达式状态机
2023/8/12 2:02:35 2KB 计算机组成 Verilog
1
共 128 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡