《计算机组成与设计：硬件/软件接口（原书第5版）》是计算机组成与设计的经典畅销教材，第5版经过全面更新，关注后PC时代发生在计算机体系结构领域的革命性变革——从单核处理器到多核微处理器，从串行到并行。
本书特别关注移动计算和云计算，通过平板电脑、云体系结构以及ARM（移动计算设备）和x86（云计算）体系结构来探索和揭示这场技术变革。
与前几版一样，本书采用MIPS处理器讲解计算机硬件技术、汇编语言、计算机算术、流水线、存储器层次结构以及I/O等基本功能。
《计算机组成与设计：硬件/软件接口（原书第5版）》特点 更新例题、练习题和参考资料，重点关注移动计算和云计算这两个新领域。
涵盖从串行计算到并行计算的革命性变革，第6章专门介绍并行处理器，每章中都涉及并行硬件和软件的相关主题。
全书采用Intel Core i7、ARM Cortex-A8和NVIDIA Fermi GPU作为实例。
增加“运行更快”这一新实例，说明正确理解硬件技术的重要性，它能使软件性能提高200倍。
讨论并强调计算机体系结构的“8个伟大思想”——通过并行提高性能、通过流水线提高性能、通过预测提高性能、面向摩尔定律的设计、存储器层次、使用抽象简化设计、加速大概率事件和通过冗余提高可靠性。
本书特别关注移动计算和云计算，通过平板电脑、云体系结构以及ARM（移动计算设备）和x86（云计算）体系结构来探索和揭示这场技术变革。
与前几版一样，本书采用MIPS处理器讲解计算机硬件技术、汇编语言、计算机算术、流水线、存储器层次结构以及I/O等基本功能。
《计算机组成与设计：硬件/软件接口（原书第5版）》特点 更新例题、练习题和参考资料，重点关注移动计算和云计算这两个新领域。
涵盖从串行计算到并行计算的革命性变革，第6章专门介绍并行处理器，每章中都涉及并行硬件和软件的相关主题。
全书采用Intel Core i7、ARM Cortex-A8和NVIDIA Fermi GPU作为实例。
增加“运行更快”这一新实例，说明正确理解硬件技术的重要性，它能使软件性能提高200倍。
讨论并强调计算机体系结构的“8个伟大思想”——通过并行提高性能、通过流水线提高性能、通过预测提高性能、面向摩尔定律的设计、存储器层次、使用抽象简化设计、加速大概率事件和通过冗余提高可靠性。
2023/7/29 6:01:19
11.38MB
1
Logisim是一个简洁的用于教育的数字逻辑电路设计模拟软件.本版本是一个可执行的jar文件，需要java运行环境的支持；
运行时点击窗口-偏好菜单可以设置语言为cn，即中文；
压缩包中附带的图片是自己设计的基于重定向、支持中断的MIPS五级流水线，仅为了学习交流和说明Logisim真的挺好用；
软件有时候会出问题，只需要保存一下，然后重启，一般就OK了。
运行时点击窗口-偏好菜单可以设置语言为cn，即中文；
压缩包中附带的图片是自己设计的基于重定向、支持中断的MIPS五级流水线，仅为了学习交流和说明Logisim真的挺好用；
软件有时候会出问题，只需要保存一下，然后重启，一般就OK了。
2023/7/18 22:21:39
5.89MB
1
本文的主体部分首先详细描述了处理器各个独立功能模块的设计，为后续的整体设计实现提供逻辑功能支持。
随后按照单周期、多周期、流水线的顺序，循序渐进的围绕着指令执行过程中需经历的五个阶段，详细描述了3个版本的处理器中各阶段的逻辑设计。
在完成了各个版本的CPU的整体逻辑设计后，通过QuartusII时序仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
随后按照单周期、多周期、流水线的顺序，循序渐进的围绕着指令执行过程中需经历的五个阶段，详细描述了3个版本的处理器中各阶段的逻辑设计。
在完成了各个版本的CPU的整体逻辑设计后，通过QuartusII时序仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
2023/7/8 21:19:30
10.53MB
1
通过强测和P5课上测试，支持addu,subu,ori,beq,lw,sw,lui,j,jal,jr,nop指令；
支持转发和暂停处理冲突机制；
仅可用于参考，不要将其直接上传，否则被查重后果自负。
支持转发和暂停处理冲突机制；
仅可用于参考，不要将其直接上传，否则被查重后果自负。
2023/6/13 16:51:29
17KB
1
对现有的GPU体位移流水线结构进行了深入地分析，为消除流水线速度变化，采用自适应数据划分剔除算法对体数据进行子划分，剔除除实验结果表明加速算法能有效提高流水线实际吞吐率，与原始算法分类，加速算法节省了40％〜60％的投放时间。
2023/6/7 18:36:11
917KB
1
五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）
2023/6/6 20:06:16
9.01MB
1
基于FPGA的中值滤波算法的方案与实现摘要在图像的收集、传输以及记实等进程中，由于受到多方面因素的影响，图像信号会不可防止地受到椒盐噪声的传染，这将会严正影响图像的前期阐发以及识别等处置，于是有需要用中值滤波器对于图像的椒盐噪声举行滤波预处置。
实际使用中，对于滤波器件不光申请能够将图像中的椒盐噪声滤除了，满足图像处置的实时性申请，并且还申请能够很好地保护图像细节，防止滤波后图像变患上模糊。
针对于传统的快捷中值滤波算法在滤除了图像椒盐噪声时存在图像细节模糊的缺陷，本文提出了一种基于FPGA的改善的快捷中值滤波算法。
该算法在中值滤波进程中，起首依据设定的阈值分辨滤波窗口的中间像素点的能否为噪声点，若是噪声点，就行使快捷中值滤波算法求出中值并交流中间点的原像素值，若不是噪声点，就不举行中值滤波处置。
行使MATLAB软件对于该算法举行仿真的下场评释，该算法具备精采的去噪以及图像细节相持的才气。
在该算法的FPGA实现进程中，欠缺行使FPGA硬件的并行性，并且付与流水线本领，普及了图像滤波的处置速率。
FPGA硬件实现的下场评释，该算法与传统的快捷滤波算法相比，不光能够满足图像处置的实时性申请，并且还能在滤除了图像椒盐噪声的同时，防止滤波后图像变患上模糊的缺陷，抵达了保护原始图像细节的目的。
实际使用中，对于滤波器件不光申请能够将图像中的椒盐噪声滤除了，满足图像处置的实时性申请，并且还申请能够很好地保护图像细节，防止滤波后图像变患上模糊。
针对于传统的快捷中值滤波算法在滤除了图像椒盐噪声时存在图像细节模糊的缺陷，本文提出了一种基于FPGA的改善的快捷中值滤波算法。
该算法在中值滤波进程中，起首依据设定的阈值分辨滤波窗口的中间像素点的能否为噪声点，若是噪声点，就行使快捷中值滤波算法求出中值并交流中间点的原像素值，若不是噪声点，就不举行中值滤波处置。
行使MATLAB软件对于该算法举行仿真的下场评释，该算法具备精采的去噪以及图像细节相持的才气。
在该算法的FPGA实现进程中，欠缺行使FPGA硬件的并行性，并且付与流水线本领，普及了图像滤波的处置速率。
FPGA硬件实现的下场评释，该算法与传统的快捷滤波算法相比，不光能够满足图像处置的实时性申请，并且还能在滤除了图像椒盐噪声的同时，防止滤波后图像变患上模糊的缺陷，抵达了保护原始图像细节的目的。
2023/5/11 14:48:13
2.58MB
1
盘算机组成原理课程试验：一个MIPS五级流水线CPU内含部份源代码以及试验文档，verilog实现，开拓平台为ISE
2023/4/17 22:28:38
369KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB