经过Verilog实现整数转浮点数,用MATLAB将数据有整数转浮点数,与FPGA实现
2021/9/1 9:38:03 218KB FPGA 整数转浮点数
1
Verilog言语设计电梯控制器文档,关于电梯控制器的设计。
东西不错
2018/4/8 12:49:08 495KB 电梯 verilog 控制器
1
8位cpu的verilog完成verilog代码
2015/3/7 3:34:51 10.76MB fpga cpu实现
1
8位cpu的verilog完成verilog代码
2020/2/6 6:06:34 10.76MB fpga cpu实现
1
该代码可实现图像的二值化处理,使用verilog言语编写,适合初学者学习。
2021/3/6 15:04:31 500B 二值化
1
该代码可实现图像的二值化处理,使用verilog言语编写,适合初学者学习。
2021/3/6 15:04:31 500B 二值化
1
w5500TCP/IP协议栈FPGA源码verilog开辟
2020/7/7 10:24:22 7KB W5500 Verilo
1
w5500TCP/IP协议栈FPGA源码verilog开辟
2020/7/7 10:24:22 7KB W5500 Verilo
1
VHDL与verilog代码互转工具,含破解软件,运用教程,亲测有用
2021/4/8 17:09:36 19.25MB VHDL verilog
1
这里面包括了AES加密算法使用ModelSim仿真软件和Verilog言语完成的功能模块代码和测试模块代码
2021/3/12 19:05:49 8KB Verilog、AES
1
共 875 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡