紧缩包内包含67个文件夹,每个文件夹内有源代码,包括pro、CPP、ui、h文件等,采用qtcreator(msvc2015-201732bit/6bit)基本可以一次编译通过;包括经典的计算器、2048游戏、高仿360、酷狗等ui界面、有通讯协议等等,在此框架上适合二次开发,缩短桌面软件开发周期!
2021/1/12 17:50:51 128.38MB Qt串口工具 扁平UI设计 播放器 TCP/IP
1
基于FPGA的100M频率计设计功能描述:该频率计是以FPGA为核心器件,嵌入mc8051IP核,并以整形电路、1602液晶显示器等作为核心设计而成的等精度频率计。
通过1602液晶显示被测频率值、周期、脉宽、占空比,闸门时间在0.1—10S连续可调,测量范围为0.1Hz—100MHz。
2017/8/6 17:54:47 14.93MB FPGA 频率计
1
记事本自动保存保存工夫周期:最低1毫秒最高27.7小时网上的其他记事本自动保存程序最低10秒,vc++写的本程序支持动态更改保存的记事本
2019/1/8 17:28:38 1.69MB 记事本自动保存 ;小程序; vc++ ;
1
图像增强处理:设计一套空间域与频率域结合的图像增强算法,处理以下任一组图片中的带噪声图像,去除噪声,提高图像质量。
(1)已知:噪声为随机噪声和周期噪声混合噪声;
(2)要求:a)去噪处理后,计算均方误差评估去噪处理后图像的去噪效果b)撰写完整的科技报告(方式类似科技论文)表述自己的算法设计,算法实现与算法评估过程。
2021/8/6 15:35:08 2.62MB 图像增强 混合噪声处理
1
SystemVerilog的听课学习笔记,包括讲义截取、知识点记录、注意事项等细节的标注。
目录如下:第一章SV环境构建常识 1 1.1数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2过程块和方法 27 initial和always 30 function逻辑电路 33 task时序电路 35 动态静态变量 39 1.3设计例化和连接 45第二章验证的方法 393 动态仿真 395 静态检查 397 虚拟模型 403 硬件加速 405 效能验证 408 功能验证 410第三章SV组件实现 99 3.1接口 100 什么是interface 101 接口的优势 108 3.2采样和数据驱动 112 竞争问题 113 接口中的时序块clocking 123 利于clocking的驱动 133 3.3测试的开始和结束 136 仿真开始 139 program隐式结束 143 program显式结束 145 软件域program 147 3.4调试方法 150第四章验证的计划 166 4.1计划概述 166 4.2计划的内容 173 4.3计划的实现 185 4.4计划的进程评估 194第五章验证的管理 277 6.1验证的周期检查 277 6.2管理三要素 291 6.3验证的收敛 303 6.4问题追踪 314 6.5团队建设 321 6.6验证的专业化 330第六章验证平台的结构 48 2.1测试平台 49 2.2硬件设计描述 55 MCDF接口描述 58 MCDF接口时序 62 MCDF寄存器描述 65 2.3激励发生器 67 channelinitiator 72 registerinitiator 73 2.4监测器 74 2.5比较器 81 2.6验证结构 95第七章激励发生封装:类 209 5.1概述 209 5.2类的成员 233 5.3类的继承 245 三种类型权限protected/local/public 247 thissuper 253 成员覆盖 257 5.4句柄的使用 263 5.5包的使用 269第八章激励发生的随机化 340 7.1随机约束和分布 340 权重分布 353 条件约束 355 7.2约束块控制 358 7.3随机函数 366 7.4数组约束 373 7.5随机控制 388第九章线程与通信 432 9.1线程的使用 432 9.2线程的控制 441 三个fork...join 443 等待衍生线程 451 停止线程disable 451 9.3线程的通信 458第十章进程评估:覆盖率 495 10.1覆盖率类型 495 10.2功能覆盖策略 510 10.3覆盖组 516 10.4数据采样 524 10.5覆盖选项 544 10.6数据分析 550第十一章SV语言核心进阶 552 11.1类型转换 552 11.2虚方法 564 11.3对象拷贝 575 11.4回调函数 584 11.5参数化的类 590第十二章UVM简介 392 8.2UVM简介 414 8.3UVM组件 420 8.4UVM环境 425
2022/10/19 15:18:43 47.25MB systemverilog
1
这本书很好,适合于初学者。
里面精讲了很多的案例,非常的有用。
目录雷蒙序简介Linux文档工程小组“公告”译者序第一部分Linux内核前言第1章硬件基础与软件基础61.1硬件基础61.1.1CPU71.1.2存储器81.1.3总线81.1.4控制器和外设81.1.5地址空间91.1.6时钟91.2软件基础91.2.1计算机语言91.2.2什么是操作系统111.2.3内核数据结构13第2章内存管理152.1虚拟内存抽象模型152.1.1请求调页172.1.2交换172.1.3共享虚拟内存182.1.4物理寻址模式和虚拟寻址模式182.1.5访问控制182.2高速缓存192.3Linux页表202.4页分配和回收212.4.1页分配222.4.2页回收222.5内存映射222.6请求调页232.7Linux页缓存242.8页换出和淘汰252.8.1减少缓冲区和页缓存大小252.8.2换出SystemV共享内存页262.8.3换出和淘汰页272.9交换缓存272.10页换入28第3章进程293.1Linux进程293.2标识符313.3调度323.4文件343.5虚拟内存353.6创建进程363.7时间和定时器373.8执行程序383.8.1ELF393.8.2脚本文件40第4章进程间通信机制414.1信号机制414.2管道424.3套接字444.3.1SystemV的进程间通信机制444.3.2消息队列444.3.3信号量454.3.4共享存储区47第5章PCI495.1PCI的地址空间495.2PCI配置头505.3PCI的I/O和存储地址空间515.4PCI-ISA桥515.5PCI-PCI桥515.5.1PCI-PCI桥:PCII/O和存储地址空间的窗口515.5.2PCI-PCI桥:PCI配置周期和PCI总线编号525.6LinuxPCI初始化535.6.1Linux内核PCI数据结构535.6.2PCI设备驱动程序535.6.3PCI的BIOS函数565.6.4PCI修正过程57第6章中断处理与设备驱动程序606.1中断与中断处理606.1.1可编程中断控制器616.1.2初始化中断处理数据结构616.1.3中断处理626.2设备驱动程序636.2.1测试与中断646.2.2直接存储器访问(DMA)656.2.3存储器666.2.4设备驱动程序与内核的接口666.2.5硬盘696.2.6网络设备74第7章文件系统777.1第二个扩展文件系统EXT2787.1.1EXT2系统的inode节点797.1.2EXT2系统的超级块807.1.3EXT2系统的组描述符807.1.4EXT2系统的目录817.1.5在EXT2文件系统中查找文件817.1.6在EXT2文件系统中改变文件的大小827.2虚拟文件系统837.2.1VFS文件系统的超级块847.2.2VFS文件系统的inode节点847.2.3注册文件系统857.2.4装配文件系统857.2.5在虚拟文件系统中查找文件877.2.6卸载文件系统877.2.7VFS文件系统的inode缓存877.2.8目录缓存887.3缓冲区缓存887.3.1bdflush内核守护进程907.3.2update进程907.4/proc文件系统917.5特殊设备文件91第8章网络928.1TCP/IP网络概述928.2Linux中的TCP/IP网络层次结构958.3BSD套
2018/9/3 9:31:32 18.23MB 书籍
1
2018年sci期刊中科院分区表完整版,不仅包含一区,二区,三区sci期刊分类,也包含ISSN,期刊名,影响因子,中科院分区,大类学科,小类学科SCI/SCIE,能否OA,录用比例,审稿周期,近期文章,热度(浏览量)等多个信息归纳,方便查阅与查找
2020/1/12 11:37:48 1.93MB sci分区
1
和利时(HOLLiAS)人机界面HT7000编程软件rar,和利时(HOLLiAS)人机界面HT7000编程软件:实时性强、有良好的并行处理功能。
HT7000编辑软件是真正的32位系统,充分利用了32位WindowsCE操作平台的多任务、按优先级分时操作的功能,以线程为单位对在工程作业中实时性强的关键任务和实时性不强的非关键任务进行分时并行处理,使嵌入式PC机广泛应用于工程测控领域成为可能。
例如,HT7000编辑软件在处理数据采集、设备驱动和异常处理等关键任务时,可在主机运行周期时间内插空进行像打印数据一类的非关键性工作,实现并行处理。
2020/10/23 22:21:29 23.03MB 软件
1
Verilog编程下的单周期处理器,完成基本的几条指令,单周期处理器由数据通路和控制器组成。
采用模块化和层次化设计。
2020/7/15 18:05:22 170KB cpu verilog
1
前言  如今随着软件项目规模的日益增大以及项目复杂性的不断加剧,软件配置管理(SCM)的重要性已越来越受到大家的认可。
许多优秀的软件配置管理工具也应运而生,使得我们能够轻松有效地管理我们的软件项目,作为这其中的一员,MicrosoftVisualSourceSafe具有简单易用、方便高效、与Windows操作系统及微软开发工具高度集成等优点。
我相信有相当一部分人曾经使用或者正在使用VSS,对于它的一些基本用法在这里不再赘述,本文将主要探讨VisualSourceSafe6.0中的一些高级特性,希望给大家在实际的工作过程中带来一些协助。
  我们知道随着软件规模的日益增大,软件开发周期会变得越来越
1
共 700 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡