modelsim-win64-2019.2-se是最新一款Mentor公司推出的专业的HDL语言仿真软件，提供强大的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
Modelsim全面支持VHDL和Verilog语言的IEEE标准，支持C/C++功能调用，并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
Modelsim全面支持VHDL和Verilog语言的IEEE标准，支持C/C++功能调用，并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。
2023/5/17 8:29:06
141B
1
1.反对于APB总线接口2.反对于PWM单次方式以及络续方式可配3.反对于PWM周期配置配备枚举连忙失效以及提前失效可配4.反对于PWM周期可配置配备枚举5.反对于PWM宽度可配6.反对于PWM使能可配7.反对于16位计数器8.反对于16位预分频计数器9.反对于中断
2023/5/15 10:09:19
11KB
1
残缺的AES加密的verilog代码，经由验证在FPGA内能够实现，并且还附带响应的仿真情景以及能够实施的剧本文件，极具参考价钱，一种典型的AES加密的verilog实现方式
2023/5/14 21:20:43
103KB
1
使用verilog编写的IS61LV25616AL的SRAM读写法度圭表标准，法度圭表标准在XSC3S400开拓板上测试过，能够实现读写责任，另外附带IS61LV25616AL的数据手册
2023/5/11 18:05:04
57KB
1
用verilog抑制蜂鸣器发声modulefp_verilog(out,clk);outputout;inputclk;reg[13:0]cn;regout;always@(posedgeclk)begincn＜=cn+1'b1;if(cn==14'd12000)begincn＜=14'd0;out＜=~out;endendendmodule
2023/5/10 14:06:41
200B
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB