基于Verilog语言(Basys2板)实现的蓝牙通信红外寻迹与避障的智能控制小车
2023/5/15 19:55:41 1.99MB 蓝牙寻迹避障
1
1.反对于APB总线接口2.反对于PWM单次方式以及络续方式可配3.反对于PWM周期配置配备枚举连忙失效以及提前失效可配4.反对于PWM周期可配置配备枚举5.反对于PWM宽度可配6.反对于PWM使能可配7.反对于16位计数器8.反对于16位预分频计数器9.反对于中断
2023/5/15 10:09:19 11KB Verilog
1
残缺的AES加密的verilog代码,经由验证在FPGA内能够实现,并且还附带响应的仿真情景以及能够实施的剧本文件,极具参考价钱,一种典型的AES加密的verilog实现方式
2023/5/14 21:20:43 103KB AES
1
verilog源代码,flash抑制的方案与单片机接口方案以及usb接口
2023/5/14 18:31:21 4KB NAND flash
1
satahostipcontroller的verilog源码,从物理层络续到传输层,对于做sata有极其好的帮手
2023/5/12 2:09:50 394KB sata verilog
1
使用verilog编写的IS61LV25616AL的SRAM读写法度圭表标准,法度圭表标准在XSC3S400开拓板上测试过,能够实现读写责任,另外附带IS61LV25616AL的数据手册
2023/5/11 18:05:04 57KB FPGA verilog
1
verilog实现60进制计数器源代码及测试代码
2023/5/11 4:53:16 1KB verilog 计数器
1
最全最新的cpu代码,verilog语言,内含试验指点书以及试验报告
2023/5/11 3:18:42 18.74MB 计算机组成
1
用verilog抑制蜂鸣器发声modulefp_verilog(out,clk);outputout;inputclk;reg[13:0]cn;regout;always@(posedgeclk)begincn<=cn+1'b1;if(cn==14'd12000)begincn<=14'd0;out<=~out;endendendmodule
2023/5/10 14:06:41 200B 蜂鸣器
1
DES加密算法的VHDL以及VERILOG源法度圭表标准及其TESTBENCH
2023/5/10 8:28:52 29KB DES 加密算法 VHDL VERILOG
1
共 878 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡