本资源是利用verilog语言实现的从设备接收存储数据,严格按照I2C总线时序来开发设计的,对于初学者有很大的帮助。
2023/6/1 17:22:28 10.95MB I2C;FPGA;时序
1
序列检测器语言,verilog数字逻辑方面的
2023/6/1 6:25:28 14KB 序列检测器
1
MasterSPI的Verilog源代码(包括文档测试程序),强烈推荐
2023/5/31 20:47:25 182KB SPI Verilog
1
使用Verilog实现16位单周期CPU,并且进行PCPU的软件仿真之前上传的那个是32位的,传错了不好意思
2023/5/31 13:02:53 8KB MIPS 16位
1
这是NANDFLASH控制器的verilog源码,很有参考价值!这是NANDFLASH控制器的verilog源码,很有参考价值!
2023/5/31 10:29:21 5KB NAND FLASH
1
非常详细的FGPA设计指导书,Verilog程序,包含初学者接触的各种内容。
2023/5/29 17:20:12 11.07MB FPGA Verilog 教程
1
基于FPGA-verilog的DS18b20温度检测,七段数码管显示
2023/5/17 10:51:04 582KB FPGA verilog ds18b20 数码管
1
modelsim-win64-2019.2-se是最新一款Mentor公司推出的专业的HDL语言仿真软件,提供强大的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
Modelsim全面支持VHDL和Verilog语言的IEEE标准,支持C/C++功能调用,并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
2023/5/17 8:29:06 141B modelsim
1
基于Verilog语言(Basys2板)实现的蓝牙通信红外寻迹与避障的智能控制小车
2023/5/15 19:55:41 1.99MB 蓝牙寻迹避障
1
1.反对于APB总线接口2.反对于PWM单次方式以及络续方式可配3.反对于PWM周期配置配备枚举连忙失效以及提前失效可配4.反对于PWM周期可配置配备枚举5.反对于PWM宽度可配6.反对于PWM使能可配7.反对于16位计数器8.反对于16位预分频计数器9.反对于中断
2023/5/15 10:09:19 11KB Verilog
1
共 876 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡