首页 课程资源 嵌入式     /    FPGA基于NIOSII的电子钟设计

FPGA基于NIOSII的电子钟设计

上传者: g_curry | 上传时间:2023/8/10 12:57:23 | 文件大小:22.66MB | 文件类型:zip
FPGA基于NIOSII的电子钟设计
使用了Verilog和Sopc两项功能,故在硬件部分使用Verilog编写出数码管的驱动程序,使用NiOSII编写实现过程。
 1)使用Qsys生成的定时器timer_1ms实现计时功能;
  2)使用8个数码管显示时间;
  3)使用3个按钮实现调时间和闹钟时间的功能。
按键1:更换模式(模式0:正常显示时间;
模式1:调当前时间的小时;
模式2;
调当前时间的分钟;
模式3:当前时间的秒;
模式4:调闹钟时间的小时;
模式5:调闹钟时间的分钟);
按键2:在非模式0下给需要调节的时间数加一,但不溢出;
按键3:在非模式0下给需要调节的时间数减一,但不小于零;
实现时间和闹钟时间的调时功能;
  4)加入闪烁标志,给正在调整的位闪烁,判断是哪一位在调整;
  5)按键按下时,对应一个led灯点亮;
  6)使用蜂鸣器实现闹钟功能,闹钟响时实现流水灯指示功能。
本软件ID:10855434

文件下载

资源详情

[{"title":"(602个子文件22.66MB)FPGA基于NIOSII的电子钟设计","children":[{"title":"TIMER.bdf <span style='color:#111;'>13.91KB</span>","children":null,"spread":false},{"title":"public.mk <span style='color:#111;'>17.15KB</span>","children":null,"spread":false},{"title":"settings.bsp <span style='color:#111;'>56.53KB</span>","children":null,"spread":false},{"title":"memory.gdb <span style='color:#111;'>2.06KB</span>","children":null,"spread":false},{"title":"alt_sys_init.d <span style='color:#111;'>748B</span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":" <span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【好快吧下载】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【好快吧下载】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【好快吧下载】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,8686821#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明