第1章绪论1．1历史回顾1．2电通信系统的基本组成1．2．1数字通信系统1．2．2数字通信的早期工作1．3通信信道及其特征1．4通信信道的数学模型1．5本书的结构1．6深入学习第2章信号和系统的频域分析2．1傅里叶级数2．1．1实信号的傅里叶级数：三角傅里叶级数2．2傅里叶变换2．2．1实信号、偶信号和奇信号的傅里叶变换2．2．2傅里叶变换的基本性质2．2．3周期信号的傅里叶变换2．3功率和能量2．3．1能量型信号2．3．2功率型信号2．4带宽受限信号的抽样2．5带通信号2．6深入学习习题第3章模拟信号的发送和接收3．1调制简介3．2振幅调制(AM)3．2．1双边带抑制载波AM3．2．2常规振幅调制3．2．3单边带AM3．2．4残留边带AM3．2．5AM调制器和解调器的实现3．2．6信号多路复用3．3角度调制3．3．1FM信号和PM信号的表示形式3．3．2角度调制信号的频谱特性3．3．3角度调制器和解调器的实现3．4无线电广播和电视广播3．4．1AM无线电广播3．4．2FM无线电广播3．4.3电视广播3．5移动无线电系统3．6深入学习习题第4章随机过程4．1概率及随机变量4．2随机过程：基本概念4．2．1随机过程的描述4．2．2统计平均4．2．3平稳过程4．2．4随机过程与线性系统4．3频域中的随机过程4．3．1随机过程的功率谱4．3．2线性时不变系统的传输4．4高斯过程及白过程4．4．1高斯过程4．4，2白过程4．5带限过程及抽样4．6带通过程4．7深入学习习题第5章模拟通信系统中的噪声影响5．1噪声对线性调制系统的影响5．1．1噪声对基带系统的影响5．1．2噪声对DSB-SCAM的影响5．1．3噪声对SSBAM的影响5．1．4噪声对常规调幅的影响5．2使用锁相环(PLL)进行载频相位估计5．2．1锁相环5．2．2加性噪声对相位估计的影响5．3噪声对角度调制的影响5．3．1角度调制的门限效应5．3．2预加重和去加重滤波5．4模拟调制系统的比较5．5模拟通信系统中传输损耗和噪声的影响5．5．1热噪声源的特征5．5．2噪声温度效应及噪声系数5．5．3传输损耗5．5．4信号传输中继器5．6深入学习习题第6章信源与信源编码6．1信源的数学模型6．1．1信息的度量6．1．2联合熵与条件熵6．2信源编码理论6．3信源编码算法6．3．1霍夫曼信源编码算法6．3．2Lempel-Ziv信源编码算法6．4率失真理论6．4．1互信息量6．4．2微分熵6．4．3率失真函数6．5量化6．5．1标量量化6．5．2矢量量化6．6波形编码6．6．1脉冲编码调制(PCM)6．6．2差分脉冲编码调制(DPCM)6．6．3增量调制(M)6．7分析-合成技术6．8数字音频传输和数字音频记录6．8．1电话传输系统中的数字音频信号6．8．2数字音频录制6．9JPEG图像编码标准6．10深入学习习题第7章加性高斯白噪声信道中的数字传输7．1信号波形的几何表示7．2脉冲振幅调制7．3二维信号波形7．3．1基带信号7．3．2二维带通信号--载波相位调制7．3．3二维带通信号--正交振幅调制7．4多维信号波形7．4．1正交信号波形7．4．2双正交信号波形7．4．3单纯信号波形7．4．4二进制编码的信号波形7．5加性高斯白噪声信道中数字已调信号的最佳接收机7．5．1相关型解调器7．5．2匹配滤波器型解调器7．5．3最佳检测器7．5．4载波振幅已调信号的解调和检测7．5．5载波相位已调信号的解调和检测7．5．6正交振幅已调信号的解调和检测7。
5．7频率已调信号的解调和检测7．6加性高斯白噪声中信号检测的错误概率7.6．1二进制调制的错误概率7．6．2M进制PAM的错误概率7．6．3相位相干PSK调制的错误概率7．6．4DPSK的系统错误概率7．6．5QAM的错误概率7．6．6M进制正交信号的错误概率7．6．7M进制双正交信号的错误概率7．6．8M进制单纯信号的错误概率7．6．9FSK的非相干检测的错误概率7．6．10调制方式的比较7．7有线和无线通信信道的性能分析7．7．1再生中继器7．7．2无线信道中的链路预算分析7．8码元同步7．8．1超前-滞后门同步法7．8．2最小均方误差法7．8．3最大似然准则法7．8．4频谱线法7．8．5载波已调信号的码元同步7．9深入学习习题第8章通过带限AWGN信道的数字传输8．1通过带限信道的数字传输8．1．1带限基带信道上的数字PAM传输8．1．2带限带通信道上的数字传输8．2数字已调信号的功率谱8．2．1基带信号的功率谱8．2．2载波已调信号的功率谱8．3带限信道的信号设计8．3．1无码间干扰的带限信号的设计--奈奎斯特准则8．3．2具有可控ISI的带限信号8．4检测数字PAM的错误概率8．4．1具有零ISI的PAM检测的错误概率8．4．2可控ISI的逐码元数据检测8．4．3部分响应信号检测的错误概率8．5与记忆有关的数字调制信号8．5．1有记忆的调制编码与调制信号8．5．2最大似然序列检测器8．5．3部分响应信号的最大似然序列检测8．5．4有记忆数字信号的功率谱8．6存在信道失真的系统设计8．6．1已知信道的发送和接收滤波器的设计8．6．2信道均衡8．7多载波调制和OFDM8．7．1FFT算法实现的OFDM系统8．8深入学习习题第9章信道容量与信道编码9.1信道模型9.2信道容量9．2．1高斯信道容量9.3通信的容限9．3．1模拟信号的PCM传输9.4可靠通信的编码9．4．1正交信号错误概率的紧界9．4．2编码的原则9.5线性分析码9.5．1线性分组码的译码及其性能9.5．2突发错误纠错编码9.6循环码9．6．1循环码的结构9．7卷积码9．7．1卷积码的基本性质9．7．2卷积码的最佳译码--维特比算法9．7．3卷积码的其他译码算法9．7．4卷积码的错误概率界限9．8复合编码9．8．1乘积码9．8．2链接码9．8．3Turbo码9．8．4BCJR算法9．8．5Turbo码的性能9．9带限信道的编码9．9．1编码与调制的结合9．9．2网格编码调制9．10信道编码的实际应用9．10．1深层空间通信的编码9．10．2电话线路调制解调器的编码9．10．3光盘编码9．11深入学习习题第10章无线通信10．1衰落多径信道上的数字传输10．1．1时变多径信道的信道模型10．1．2衰落多径信道的信号设计10．1．3频率非选择性瑞利衰落信道上的二进制调制性能10．1．4通过信号分集提高系统性能10．1．5频率选择性信道的调制和解调--RAKE解调器10．1．6多天线系统和空时编码10．2连续载波相位调制10．2．1连续相位FSK(CPFSK)10．2．2连续相位调制(CPM)10．2．3CPFSK和CPM的频谱特性10．2．4CPM信号的解调和检测10．2．5CPM在AWGN信道和瑞利衰落信道中的性能10．3扩频通信系统10．3．1扩频数字通信系统的模型10．3．2直接序列扩频系统10．3．3直接序列扩频信号的应用10．3．4脉冲干扰和衰落的影响10．3．5PN序列的生成10．3．6跳频扩频10．3．7扩频系统的同步10．4数字蜂窝通信系统10．4．1GSM系统10．4．2基于IS-95的CDMA系统10．5深入学习习题附录A多信道二进制信号接收时的错误概率参考文献

同步以太网设备从钟(SEC)的定时特性Timingcharacteristicsofsynchronousethernetequipmentslaveclock(EEC)　2007年6月通过的ITU-TG.8262标准(原G.paclock)规定了同步以太网网络设备中使用的时钟器件的最低性能要求。
该标准规定的PLL性能参数包括漂移、抖动、瞬态相位、时钟带宽、频率精度和保持等

一本好书，研究dds数字频率合成必读！内容简介《直接数字频率合成》共6章，比较全面、深入地讨论了DDS的理论与应用。
主要内容包括DDS的基本概念、相位累加器、正弦查表、D/A变换器的噪声分析；
拟周期脉冲删除；
级数展开、连分式展开；
DDS相位噪声和杂散产生的机理及其降低；
DDS与PLL的组合；
分数-N频率合成器原理；
低噪声微波频率合成器的设计原理；
新的DDS结构等。
《直接数字频率合成》的特点是：内容新，反映了现在的研究和发展水平；
抓住问题的主要方面，把理论与应用结合在一起；
可供无线电通信领域中的研究者和工程技术人员学习参考，也可作为工作在其他领域中的有关人员学习参考。
3目录序言第1章直接数字频率合成原理1.1DDS的基本概念1.2相位累加器1.3正弦查表1.4D/A变换器1.4.1数字编码1.4.2输出波形1.5具有调制能力的DDS系统1.6逼近频率合成第2章DDS中的相位和杂散噪声2.1引言2.2矩形波输出2.2.1拟周期脉冲删除2.2.2基于修正的恩格尔级数展开的系统2.2.3基于连分式展开的系统2.2.4基于展开组合的系统2.2.5杂散信号2.3正弦波输出2.3.1量化输出正弦波的傅里叶分析2.3.2相位截断正弦波的频谱分析2.3.3正弦字的截断2.3.4背景杂散信号电平的估计2.3.5W和S之间的关系2.4D/A变换器的噪声分析2.4.1量化引起的信噪比2.4.2D/A变换器引起的非线性杂散信号2.4.3突发性尖脉冲2.5脉冲速率频率合成器的频谱第3章DDS中相位噪声和杂散信号的降低3.1DDS的噪声特性3.1.1不同电路的噪声特性3.1.2DDS的相位噪声3.2DDS中接近载波的噪声3.2.1DDS输出噪声的计算3.2.2接近载波噪声的理论基础3.2.3杂散频谱的估计3.2.4实验结果及讨论3.3输出滤波器3.4改进DDS电路的设计3.4.1降低ROM的容量3.4.2降低突发性尖脉冲的方法3.5DDS频谱性能的改进3.6DDS与PLL的组合3.6.1DDS与PLL组合合成器3.6.2十进制DDS的设计第4章分数-N频率合成器原理4.1FNPLL环路4.1.1FNPLL环路的组成4.1.2FNPLL环路的工作原理4.2FNPLL环路简化频率合成4.3使用FNPLL环路的频率合成器4.4DDS控制吞脉冲分数-N频率合成原理4.5DDS控制吞脉冲分数-N环路的杂散相位调制4.6双模式分频器4.7多级调制分数分频器4.7.1分数分频的新方法4.7.2具有∑-△结构的分数-N频率合成中的杂散信号4.7.3分数分频器的实现第5章低噪声微波频率合成器的设计原理5.1微波环路的基本框图5.2微波环路中的加性噪声5.3用环路滤波器改善输出噪声5.4微波频率合成举例5.4.1超低噪声微波频率合成器5.4.2雷达和通信系统中的低噪声频率合成器第6章新的DDS结构6.1混合DDS6.1.1混合DDS结构6.1.2800MHz混合DDS6.2DDS后接重复分频和混频器6.2.1总的要求6.2.25100结构作为偏移合成器6.2.3混频和分频链的前后端6.3综合技术结构6.4IIR滤波方法6.4.1IIR谐振器6.4.2用TMS320C30产生正弦波6.5复位方法6.5.1无稳定性控制的IIR滤波器6.5.2有稳定性控制的IIR滤波器6.5.3有稳定性控制和小□值的IIR滤波器6.5.4DCSW方法6.5.5IIR-ALT方法6.6实现与试验结果6.6.1数值输出6.6.2模拟输出附录附录A：拉普拉斯变换附录B：z变换附录C：DDS输出的傅里叶变换附录D：正交调制器相位误差的数字相位预矫正

PLL_ADF4118之C语言驱动代码

文档详细介绍了SerDes的作用、结构及其设计时抖动Jitter的介绍，深入分析了SerDes的PLL模块，发送模块Tx，接收模块Rx等。

锁相环技术原理锁相环（PLL）系统，鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）

本书对锁相环（PLL）技术的原理进行详细论述，对设计锁相环并进行仿真的技术进行了探讨，介绍了如何应用锁相环技术。
适合学生及相关技术人员进行学习和参考。

基于FLL和PLL的载波跟踪技术研究,需要的请下载，资料不错

PLL（锁相环频率合成）中小数分频的原理以及Σ-Δ调制技术（SDM）在小数分频中的作用。
纯理论推导与描述。

基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL，VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。