PLL计算工具PLL计算工具PLL计算工具PLL计算工具PLL计算工具
2024/3/14 1:25:30 96KB PLL 计算工具
1
使用matlab对pll建模,建立一个完整的pll的model,已经验证可以使用
2024/3/4 8:46:38 4.06MB matlab plll
1
PLL数字锁相的详细介绍,希望对PLL的学习者有所帮助。
2024/2/12 18:20:41 923KB PLL
1
特权同学图书《AlteraFPGA伴你玩转USB3.0与LVDS》扫描版。
编辑推荐(1)《AlteraFPGA伴你玩转USB3.0与LVDS》基于AlteraCycloneⅣFPGAUSB3.0LVDS的硬件开发平台,提供有丰富的例程讲解:从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB3.0、LVDS传输实例。
(2)《AlteraFPGA伴你玩转USB3.0与LVDS》提供一站式入门学习方案:板级设计、软件工具和相关驱动安装、丰富的例程讲解,让读者快速掌握FPGA各种片内资源的应用以及接口时序的设计。
内容简介本书主要使用Altera公司的CycloneⅣFPGA器件(引出自带的LVDS接口)和Cypress公司的USB3.0控制器芯片FX3,以及一些常见的DDR2存储器、UART电路、扩展接口等,由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的FPGA实例以及基于FPGA的UART、DDR2、USB3.0、LVDS传输实例入手,掌握FPGA各种片内资源的应用以及接口时序的设计。
本书基于特定的FPGA开发平台,既有足够的理论知识作支撑,也有丰富的例程进行实践学习,并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。
对于希望基于FPGA实现LVDS和USB3.0开发的工程师,本书所提供的很多实例是很好的参考原型,有助于实现快速系统原型的开发。
目  录目录Contents第1章FPGA、USB与LVDS概述1.1FPGA发展概述1.2FPGA的优势1.3FPGA应用领域1.4FPGA开发流程1.5USB接口概述1.5.1USB发展史1.5.2USB3.0概述1.6LVDS接口概述第2章实验平台板级电路详解2.1板级电路整体架构2.2电源电路2.3FPGA时钟与复位电路2.3.1FPGA时钟晶振电路2.3.2FPGA复位电路2.4FPGA配置电路2.5FPGA供电电路2.6DDR2芯片电路2.7UART芯片电路2.8LVDS接口与液晶屏背光接口电路2.8.1差分走线2.8.2阻抗匹配2.8.3LVDS和单端信号间的串扰2.8.4电磁干扰2.8.5LVDS线缆选型2.8.6LVDS连接器定义2.9USB3.0控制器FX3电路2.10扩展接口电路2.11FPGA引脚定义第3章软件安装与配置3.1软件下载和许可证申请3.2QuartusⅡ与ModelSimAltera的安装3.3文本编辑器Notepad安装3.4QuartusⅡ中使用Notepad的关联设置3.5USBBlaster的驱动安装3.5.1WindowsXP系统的USBBlaster安装3.5.2在Windows7系统安装USBBlaster3.5.3在Windows8系统安装USBBlaster3.6串口芯片驱动安装3.6.1驱动安装3.6.2设备识别3.7USB3.0控制器FX3的SDK安装3.8USB3.0控制器FX3的驱动安装AlteraFPGA伴你玩转USB3.0与LVDS第4章第一个例程与FPGA下载配置概述4.1LED闪烁与PLL配置实例4.1.1功能概述4.1.2新建QuartusⅡ工程4.1.3IP核配置——PLL4.1.4引脚分配4.1.5闲置引脚设置4.1.6Verilog代码解析4.2AlteraFPGA配置方式概述4.2.1AS配置方式4.2.2PS配置方式4.2.3JTAG配置方式4.3基于JTAG的sof文件FPGA在线烧录4.4基于JTAG的jic文件SPIFlash固化第5章DDR2、UART以及NiosⅡ实例5.1DDR2控制器集成与读/写测试5.1.1功能概述5.1.2IP核配置——片内RAM5.1.3IP核配置——DDR2控制器5.1.4DDR2引脚电平设置5.1.5Verilog代码解析5.1.6板级调试5.2UART2USB的Loopback收发实例5.2.1功能概述5.2.2Verilog代码解析5.2.3板级调试5.3基于最小NiosⅡ系统的SystemID打印实例5.3.1Qsys系统概述5.3.2Qsys工具基本使用5.3.3Qsys组件添加与互连5.3.4Qsys系统生成5.3.5QuartusⅡ工程设计实现5.3.6软件开发工具EDS5.3.7SystemID外设
2024/1/12 1:42:05 87.6MB Altera FPGA 特权同学 USB3.0
1
PLL_ADF4156之C语言驱动代码
2023/12/22 17:45:15 1.57MB 射频
1
锁相环(PLL)电路设计与应用日本人编写的
2023/12/13 21:56:21 24.08MB 锁相环 PLL 电路 设计
1
不平衡电网下三相逆变器并网锁相-pllcheck.mdl要做电网不平衡条件下的逆变器并网控制策略,电网电压的锁相是首先要解决的问题。
我参照论文搭建了锁相环和对称分量检测的模型,利用该模型检测三相不平衡电网的电压,可以锁定相位和正负序分量。
但是当我将其带入控制模型(VOC双环控制)----代替MATLAB提供的PLL,在电网电压正常的情况下,电流控制不住这是否与反馈电流滤的“过于干净”了有关??
2023/12/5 17:01:02 81KB matlab
1
PLL_ADF4153之C语言驱动代码
2023/11/25 5:37:40 121KB c语言
1
STM32的3种低功耗模式:1、睡眠模式:内核停止,外设如NVIC,系统时钟Systick仍运行。
2、停止模式:所有时钟都已停止;
1.8V内核电源工作;
PLL,HIS和HSERC振荡器功能禁止;
寄存器和SRAM内容保留。
3、待机模式:1.8V内核电源关闭;
只有备份寄存器和待机电路维持供电;
寄存器和SRAM内容全部丢失;
实现最低功耗。
2023/11/3 2:50:16 3.68MB RTC唤醒 STM32F030
1
这是用XS128驱动OLED的程序。
------------------------------------CodeWarrior5.0/1Target:MC9S12XS128Crystal:16.000Mhzbusclock:16.000MHzpllclock:32.000MHz============================================使用说明:OLED电源使用5V。
----------------G电源地3.3V接5V电源,电源跟模块之间串接100欧姆电阻,并加3.3V钳位二极管D0PORTE_PE2单片机跟模块之间串接2k-3.3k电阻D1 PORTE_PE3单片机跟模块之间串接2k-3.3k电阻RSTPORTE_PE4单片机跟模块之间串接2k-3.3k电阻DCPORTE_PE5单片机跟模块之间串接2k-3.3k电阻CS已接地,不用接============================================如果用户使用的是5V单片机,请看用户手册,切勿烧毁模块!============================================*/#include"derivative.h"#include#include#include"OLED12864.h"//PLL初始化子程序BUSClock=16MvoidSetBusCLK_48M(void){CLKSEL=0X00;//disengagePLLtosystemPLLCTL_PLLON=1;//turnonPLLSYNR=0xc0|0x05;REFDV=0x80|0x01;POSTDIV=0x00;//pllclock=2*osc*(1+SYNR)/(1+REFDV)=96MHz;_asm(nop);//BUSCLOCK=48M_asm(nop);while(!(CRGFLG_LOCK==1));//whenpllissteady,thenuseit;CLKSEL_PLLSEL=1;//engagePLLtosystem;}voidDly_ms(intms){intii,jj;if(ms<1)ms=1;for(ii=0;ii<ms;ii++)for(jj=0;jj<1335;jj++);//16MHz--1ms//for(jj=0;jj<4006;jj++);//48MHz--1ms//for(jj=0;jj<5341;jj++);//64MHz--1ms}//============================MAIN()===========================/*********************主函数************************************/voidmain(void){bytei=0;SetBusCLK_48M();DDRB=0XFF;DDRE=0XFF;PORTB=0XFF;LCD_Init();DisableInterrupts;for(;;){//LCD_Fill(0xff);//Dly_ms(100);//LCD_Fill(0x00);//Dly_ms(2000);//LCD_CLS();//LCD_Print(12,0,"广州Beyond科技");//LCD_Print(15,2,"飞思卡尔智能车");//LCD_Print(43,4,"专营店");//LCD_Print(15,6,"智能车首选液晶");//LCD_P8x16Str(48,4,"OLED");//LCD_P6x8Str(16,6,"b
2023/10/17 14:34:33 255KB OED例程
1
共 72 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡