用FPGA做ＤＤＳ，可以支持扫频和点频模式，其中扫频模式下的扫频范围，扫频步进、扫频时间均可以调。
也支持点频模式

主要讲述了VIVADO软件中DDSIP核的设置方法和设计流程，以正弦波为例。
说明了dds核频率控制字和相位控制字的计算，并利用VIVADO自带的仿真软件编写了测试向量进行了仿真，给出了仿真结果。

AD985451及MSP430代码，DDS扫频，信号发生器，可产生稳定的正弦波、BPSK、OSK、扫频信号登。

XilinxSpartan6开发板资料，ISE14.7软件下载地址；
开发板学习指南，包含SPI、I2C、Uart、时钟、VGA、网口，DDS、LVDS等案例学习

基于直接数字频率合成技术(DDS)，采用AT89S51单片机实现对DDS集成芯片AD9852的控制，产生频率和幅度可控的正弦信号，重点介绍了硬件接口电路设计以及频率、幅度控制的关键技术。

用VHDL编写的正弦波DDS线调频信号发生器(FPGA）。
其中，rom为1/4周期波形，波形起始、终止频率在K_con.vhd模块中的f1、f2常数。
步进不仅频率控制字在判断clk上升沿下一行所加的数值。
本程序通过QuartusII9.0调试通过

一本好书，研究dds数字频率合成必读！内容简介《直接数字频率合成》共6章，比较全面、深入地讨论了DDS的理论与应用。
主要内容包括DDS的基本概念、相位累加器、正弦查表、D/A变换器的噪声分析；
拟周期脉冲删除；
级数展开、连分式展开；
DDS相位噪声和杂散产生的机理及其降低；
DDS与PLL的组合；
分数-N频率合成器原理；
低噪声微波频率合成器的设计原理；
新的DDS结构等。
《直接数字频率合成》的特点是：内容新，反映了现在的研究和发展水平；
抓住问题的主要方面，把理论与应用结合在一起；
可供无线电通信领域中的研究者和工程技术人员学习参考，也可作为工作在其他领域中的有关人员学习参考。
3目录序言第1章直接数字频率合成原理1.1DDS的基本概念1.2相位累加器1.3正弦查表1.4D/A变换器1.4.1数字编码1.4.2输出波形1.5具有调制能力的DDS系统1.6逼近频率合成第2章DDS中的相位和杂散噪声2.1引言2.2矩形波输出2.2.1拟周期脉冲删除2.2.2基于修正的恩格尔级数展开的系统2.2.3基于连分式展开的系统2.2.4基于展开组合的系统2.2.5杂散信号2.3正弦波输出2.3.1量化输出正弦波的傅里叶分析2.3.2相位截断正弦波的频谱分析2.3.3正弦字的截断2.3.4背景杂散信号电平的估计2.3.5W和S之间的关系2.4D/A变换器的噪声分析2.4.1量化引起的信噪比2.4.2D/A变换器引起的非线性杂散信号2.4.3突发性尖脉冲2.5脉冲速率频率合成器的频谱第3章DDS中相位噪声和杂散信号的降低3.1DDS的噪声特性3.1.1不同电路的噪声特性3.1.2DDS的相位噪声3.2DDS中接近载波的噪声3.2.1DDS输出噪声的计算3.2.2接近载波噪声的理论基础3.2.3杂散频谱的估计3.2.4实验结果及讨论3.3输出滤波器3.4改进DDS电路的设计3.4.1降低ROM的容量3.4.2降低突发性尖脉冲的方法3.5DDS频谱性能的改进3.6DDS与PLL的组合3.6.1DDS与PLL组合合成器3.6.2十进制DDS的设计第4章分数-N频率合成器原理4.1FNPLL环路4.1.1FNPLL环路的组成4.1.2FNPLL环路的工作原理4.2FNPLL环路简化频率合成4.3使用FNPLL环路的频率合成器4.4DDS控制吞脉冲分数-N频率合成原理4.5DDS控制吞脉冲分数-N环路的杂散相位调制4.6双模式分频器4.7多级调制分数分频器4.7.1分数分频的新方法4.7.2具有∑-△结构的分数-N频率合成中的杂散信号4.7.3分数分频器的实现第5章低噪声微波频率合成器的设计原理5.1微波环路的基本框图5.2微波环路中的加性噪声5.3用环路滤波器改善输出噪声5.4微波频率合成举例5.4.1超低噪声微波频率合成器5.4.2雷达和通信系统中的低噪声频率合成器第6章新的DDS结构6.1混合DDS6.1.1混合DDS结构6.1.2800MHz混合DDS6.2DDS后接重复分频和混频器6.2.1总的要求6.2.25100结构作为偏移合成器6.2.3混频和分频链的前后端6.3综合技术结构6.4IIR滤波方法6.4.1IIR谐振器6.4.2用TMS320C30产生正弦波6.5复位方法6.5.1无稳定性控制的IIR滤波器6.5.2有稳定性控制的IIR滤波器6.5.3有稳定性控制和小□值的IIR滤波器6.5.4DCSW方法6.5.5IIR-ALT方法6.6实现与试验结果6.6.1数值输出6.6.2模拟输出附录附录A：拉普拉斯变换附录B：z变换附录C：DDS输出的傅里叶变换附录D：正交调制器相位误差的数字相位预矫正

基于FPGA的FM调制与解调，资源为FM工程文件和说明文件，软件QuartusII11.0，语言verilogHDL，调制信号为正弦波，载波信号为正弦波，FM调制直接调频（DDS技术），FM解调非相干解调（微分，取绝对值，低通滤波器）。
一个完整的FM调制/解调系统主要分为模数（AD）转换器、FM调制器/解调器和数模（DA）转换器这三部分。
在本次设计中，信源用正弦波代替，载波同样也是正弦波，在FPGA内部通过DDS产生正弦信号来模拟AD采样数据。
在做FM解调器的实现时，调制器的输出直接在FPGA内部连接解调器的输入，不经过DAC输出与ADC输入，解调器直接输入调制后的离散的波形数据。
如图1所示，直接用数字已调信号代替量化后的模拟已调信号，虚线方框内的部分省略掉了。

AD9910是一款内置14位DAC的直接数字频率合成器，支持高达1GPS采样速率。
AD9910采用高级DDS专利技术，在不牺牲性能的前提下可极大降低功耗。
DDS/DAC组合构成数字可编程的高频模拟输出频率合成器，能够在高达400MHz的频率下生成捷变正弦波形。
用户可以访问三个用于控制DDS的信号控制参数，包括：频率、相位与振幅。
该DDS利用32位累加器提供快速跳频和频率调谐分辨率。
在1GPS采样速率下，调谐分辨率约为0.23Hz。
这款DDS还实现了快速相位与幅度切换等许多功能。

介绍dds信号发生器，通过参考可以认识和了解信号发生器的基本原理

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。