调用Vivado的FIRCompilerIP核完成FIR滤波，含testbench与仿真，仿真结果优秀；
具体说明可参考本人博客。
CSDN博客搜索：FPGADesigner
具体说明可参考本人博客。
CSDN博客搜索：FPGADesigner
7.14MB
1
利用Xilinx的Vivado套件（包括VivadoHLS）设计的精简指令集CPU架构，里面包含了各个模块所需的仿真文件。
下载资源的人需要先了解一下ARM指令集与ARM架构。
下载资源的人需要先了解一下ARM指令集与ARM架构。
2024/4/16 5:44:08
978KB
1
WHUT-逻辑与计算机设计第二个实验任务书（第三次课）个性课（vivado实现）要求实现21选1的数据选择器、22选1的数据选择器、23选1的数据选择器，24选1的数据选择器、25选1的数据选择器，2n选1的数据选择器。
2024/3/31 5:13:53
437KB
1
串行结构FIR滤波器的VerilogHDL代码，Vivado工程，含testbench与仿真，仿真结果优秀；
具体说明可参考本人博客。
CSDN博客搜索：FPGADesigner
具体说明可参考本人博客。
CSDN博客搜索：FPGADesigner
2024/2/4 0:02:48
2.25MB
1
此文件是EBAZ4205开发板linux的VIVADO工程文件，为2019.02版本。
里面附加了网口IP的测试的vitis工程
里面附加了网口IP的测试的vitis工程
2024/1/31 23:37:35
30.03MB
1
FMC(FPGAMezzanineCard)简而言之，是具有特定功能的子卡模块。
FPGA夹层卡(FMC)标准由包括FPGA厂商和最终用户在内的公司联盟开发，属于ANSI标准，旨在为基础板（载卡）上的FPGA提供标准的夹层卡尺寸、连接器和模块接口。
I/O接口与FPGA分离，不仅简化了I/O接口模块设计，同时还能最大化载卡的重复使用率。
本示例为将几个信号通过ZC706上的FMC接口输出到载卡上。
1.源代码：moduletop(clk,CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE);inputclk;outputCLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;regCLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;integercounter=0;parameterN=20;integercounter1=0;regclk_div=0;initialbegin等等
FPGA夹层卡(FMC)标准由包括FPGA厂商和最终用户在内的公司联盟开发，属于ANSI标准，旨在为基础板（载卡）上的FPGA提供标准的夹层卡尺寸、连接器和模块接口。
I/O接口与FPGA分离，不仅简化了I/O接口模块设计，同时还能最大化载卡的重复使用率。
本示例为将几个信号通过ZC706上的FMC接口输出到载卡上。
1.源代码：moduletop(clk,CLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE);inputclk;outputCLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;regCLKW,D3,D2,D1,D0,CLK_RESET,CLK_COMPUTE;integercounter=0;parameterN=20;integercounter1=0;regclk_div=0;initialbegin等等
2024/1/21 3:34:57
814KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB