辣鸡网站怎么把资源都涨价到35了,改回来谷歌机翻+个人修正的usermanul,感兴趣可以看看目录Initializingthedriver62DW1000的概述132.1简介132.2连接到DW1000132.2.1SPI接口13.2.1.1SPI工作模式132.2.2中断162.2.3通用I/O172.2.4SYNC引脚172.3DW1000操作状态172.3.1状态图172.3.2主要运行状态概述172.4上电复位(POR)192.5上电时的默认配置212.5.3默认发射机配置T222.5.4默认接收器配置222.5.5应该修改的默认配置233消息传输263.1基本传输263.2传输时间戳273.3延迟传输283.4扩展长度数据帧293.5高速传输303.5.1TX缓冲区偏移索引303.5.2发送或接收TX缓冲区时写入314讯息接收334.1基本接收334.1.1前导码检测334.1.2前导码累积344.1.3SFD检测354.1.4PHR解调354.1.5数据解调354.1.6RX消息时间戳364.2延迟接收364.3双接收缓冲器374.3.1启用双缓冲操作374.3.2控制正在访问哪个缓冲区374.3.3双缓冲的操作384.3.4使用双缓冲时的TRXOFF404.3.5超限404.4低功耗侦听414.4.1配置低功率监听424.5低功耗SNIFF模式424.5低功耗SNIFF模式434.5.1SNIFF模式434.5.2低占空比SNIFF模式444.7.1估算第一条路径的信号功率454.7.2估算接收信号功率465MediaAccessControl(MAC)hardwarefeatures475.1循环冗余校验475.2帧过滤475.2.1帧过滤规则485.2.2帧过滤注意事项495.3自动确认495.3.2自动接收器重新启用515.3.3自动ACK周转时间515.3.4帧挂起位FramePendingbit515.3.5主机通知515.4发送并自动等待响应526DW1000的其他功能526.1外部同步526.1.1一次性时基复位(OSTR)模式526.1.2单发发送同步(OSTS)模式536.1.3一次接收同步(OSRS)模式536.2外部功率放大556.3使用片上OTP存储器556.3.1OTP存储器映射556.3.2将值编程到OTP存储器中576.3.3从OTP内存中读取一个值586.4测量IC温度和电压5810附录1:IEEE802.15.4UWB物理层5910.1框架结构概述5910.2数据调制方案5910.3同步头调制方案6010.4PHY头6110.5UWB信道和前导码6210.6标准的其他细节6211附录2:IEEE802.15.4MAC层6211.1一般MAC消息格式6311.2MAC报头中的帧控制字段6311.2.1帧类型字段Frametypefield6411.2.2启用安全性字段SecurityenabledField6411.2.3帧未决字段Framependingfield6411.2.4确认请求字段Acknowledgementrequestfield6511.2.5PANID压缩字段PANIDcompressionfield6511.2.6目标寻址模式字段Destinationaddressingmodefield6511.2.7帧版本字段Frameversionfield6611.2.8源寻址模式字段Sourceaddressingmodefield6611.3序号字段TheSequenceNumberfield6611.4DW1000中的MAC级处理66
2023/10/2 6:23:34 3.91MB DW1000 USER MANUL
1
STM32F107+LWIP(无操作系统),PHY芯片为LAN8720,实现网络通讯。
2023/9/28 23:12:23 17.03MB STM32 LWIP
1
挺好的一篇SPEC讲义,建议下载下来阅读。
2023/9/27 16:58:11 1.42MB mipi spec
1
Spartan3S3E250E-88E11111000M以太网FPGA开发板AD设计原理图+PCB文件,采用4层板设计,板子大小为100x88mm,双面布局布线,FPGA芯片为Spartan3S3E250E,千兆网PHY芯片为88E1111,SDRAM芯片HY57V561620BT-H,电源接口芯片为LM317+AMS117系列。
AltiumDesigner设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改,可作为你产品设计的参考。
1
对vitesse交换芯片工作的总结,主要包括vitesse的PHy芯片8664,8488,seraiLED驱动的移植及总结。
ecosystem应用程序示例。
2023/8/13 21:11:02 1.14MB vitesse7434 vitesse7460 8664 8488 ecos
1
最新蓝牙5.1BQB的官方测试文档。
包含PHY、MAC、GAP、GATT和SMP部分。
BQB是蓝牙标志认证必走流程,所有测试严格按照该文档设计。
2023/8/10 15:38:31 6.48MB Bluetooth 蓝牙 低功耗蓝牙 BQB
1
使用Verilog语言实现PHY芯片读写功能(MDIO芯片),经测试仿真无误,上板子调试读无误写未调。
文件内包含Quartus(QuartusPrime17.0)StandardEdition的工程文件,以及仿真和调试的程序,功能需求,RTL8211datasheet。
2023/7/19 23:05:23 8.83MB MDIO Verilog FPGA MDC
1
TMS320DM642TVP5150视频处理DSP应用开发板protel99SE设计原理图+PCB文件,采用4层板设计,板子大小为118x106mm,双面布局布线,主要器件为TMS320DM642,HY57V283220,TVP5150,网络PHY芯片LXT971等。
Protel99se设计的DDB后缀项目工程文件,包括完整无误的原理图及PCB印制板图,可用Protel或AltiumDesigner(AD)软件打开或修改,已经制板并在实际项目中使用,可作为你产品设计的参考。
1
三星ARM9S3C2410A_SDRAM核心板protel硬件原理图+PCB文件,,采用6层板设计,板子大小为81x81mm,双面布局布线,ARM9处理器选用三星中的S3C2410A芯片,SDRAM选用K4S561632D-TC/L75,NORFLASH选用SST39VF1601/1602,NANDFLASH选用K9F2808U0C-YCB0/YIB0,网口PHY芯片选用CS8900A,Protel99se设计的DDB后缀项目工程文件,包括完整无措的原理图及PCB印制板图,可用Protel或AltiumDesigner(AD)软件打开或修改,已经制板并在实际项目中使用.
1
这是针对需要采用FPGA直接驱动以太网收发器的参考代码,本代码使用的是AR8031的PHY,针对其他的PHY也可根据本代码中的寄存器进行相应的更改直接适配到其他PHY芯片,示例代码采用的是Altera的EP3C40系列FPGA
2023/5/29 19:54:18 19.88MB FPGA 以太网 AR8031
1
共 55 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡