人民邮电出版社，PDF格式

计算机组成原理上机报告，用Verilog语言实现多功能运算器ALU的设计实验，仿真波形并书写实验报告。
编程环境：VivadoHSL，设计语言：VerilogHDL。
文档排版：LaTeX。
内附实现代码，仿真波形截图，完整文档TeX源文件和学校Logo等，可参考与修改，请勿传播。

看到大家都在用特权同学的sdram控制器代码来学习sdram原理但是基本没有拿来就能用的版本，能用modelsim仿真的版本就更加的少见了，于是用了两三天的时间好好调试了一下特权老师的代码能用modelsim仿真了，但是没有在真正的硬件上跑起来，期间在网上发现了一个非常不错的verilog调试工具--debussy非常棒的工具。
有了debussy这个利器我才有心情深入下去一点点的调试下去终于弄清楚了sdram的原理。
真心希望大家可以尝试一下debussy这个工具。

基于FPGA用Verilog实现的1024点FFT源码程序,本程序完整描述的FFT的算法,是编写FFT程序的好助手!助你快速掌握FFT!

利用Xilinxvivado开发平台和zybo板子，用verilog纯硬件语言实现俄罗斯方块游戏

基于verilog的串口通信协议，包括工程文件及仿真文件，已经测试通过。
仿真平台为quartus，具体使用见我博文

用verilog模拟3-8译码器实现拨码开关控制控制数码管显示

用Verilog语言编写的对m序列进行汉明码编译码的程序。
具体实现为产生m序列后对其进行(7,4)汉明码编码并加错，然后将其纠错译码并输出，详细过程见仿真。

一、设计目标设计目的：设计一个含有36条指令的MIPS单周期处理器，并能将指令准确的执行并烧写到试验箱上来验证设计初衷1、理解MIPS指令结构，理解MIPS指令集中常用指令的功能和编码，学会对这些指令进行归纳分类。
2、了解熟悉MIPS体系中的处理器结构3、熟悉并掌握单周期处理器CPU的原理和设计4、进一步加强Verilog语言进行电路设计的能力二、实验设备1、装有xilinxISE的计算机一台2、LS-CPU-EXB-002教学系统实验箱一台三、实验任务1.、学习MIPS指令集，深入理解常用指令的功能和编码，并进行归纳确定处理器各部件的控制码，比如使用何种ALU运算，是否写寄存器堆等。
2、单周期CPU是指一条指令的所有操作在一个时钟周期内执行完。
设计中所有寄存器和存储器都是异步读同步写的，即读出数据不需要时钟控制，但写入数据需时钟控制。
故单周期CPU的运作即：在一个时钟周期内，根据PC值从指令ROM中读出相应的指令，将指令译码后从寄存器堆中读出需要的操作数，送往ALU模块，ALU模块运算得到结果。
如果是store指令，则ALU运算结果为数据存储的地址，就向数据RAM发出写请求，在下一个时钟上升沿真正写入到数据存储器。
如果是load指令，则ALU运算结果为数据存储的地址，根据该值从数据存RAM中读出数据，送往寄存器堆根据目的寄存器发出写请求，在下一个时钟上升沿真正写入到寄存器堆中。
如果非load/store操作，若有写寄存器堆的操作，则直接将ALU运算结果送往寄存器堆根据目的寄存器发出写请求，在下一个时钟上升沿真正写入到寄存器堆中。
如果是分支跳转指令，则是需要将结果写入到pc寄存器中的。

vivado工程，模块清晰包含车流量判断分频数码管显示按键防抖动模块

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。