这是一个用verilog硬件描述语言写的FPGA上的别踩白块儿游戏,工程建立在altera的quartusii上,提供了一种比较好的编程思路,可以根据该程序的思想写出更多的游戏作品。
2024/6/21 15:27:11 10.77MB FPGA 别踩白块儿 游戏
1
基于FPGA在QuartusII上的贪吃蛇游戏
2024/6/21 4:26:14 2.38MB FPGA
1
用verilog写的一个ca码的生成代码,内含quartusII的仿真文件(波形和testbench)。
1
利用QuartusII实现ad9914的120M正弦信号发生。
具体硬件连线请参考AD9914数据手册。
2024/5/29 0:55:21 11KB ad9914 dds verilog
1
关于QuartusII中如何分析功耗的使用说明,与大家分享
2024/5/24 8:32:54 2.21MB Quartus II 功耗
1
密码:12345压缩包内包含QuartusII各个版本,从6.0--16.0版本的破解器,若破解其失败,直接移植文件夹内license至安装文件夹,并修改NICID即可。
2024/5/6 15:52:46 2.28MB Quartus II
1
山东大学计算机学院和软件学院的计算机组成原理课程设计的电路源码,QuartusII
2024/5/4 13:56:22 2.69MB 山东大学 计组 课程设计 电路
1
在电子技术飞速发展的今天,具有防盗报警等功能的电子密码锁代替弹子锁和密码量少,安全性差的机械式密码锁已是必然趋势。
随着电子技术的发展,电子密码锁的设计也在不断地发展,有传统的PCB板设计、用PLC设计或者用单片机设计等。
其中,使用较多的是基于单片机技术的设计。
以单片机为主要器件,其编码器与解码器的生成为软件方式。
在实际应用中,由于程序容易跑飞,系统的可靠性能较差。
而用VHDL可以更加快速、灵活地设计出符合各种要求的密码锁,优于其他设计方法。
本文介绍的是一种基于现场可编程门阵列FPGA器件的电子密码锁的设计方法。
本文采用EDA技术,利用QuartusII工作平台和硬件描述语言,设计了一种电子密码锁,并通过一片FPGA芯片实现。
设计充分利用了FPGA的资源可编程特性,可高效率的对系统进行升级与改进.用FPGA器件构造系统,所有算法完全由硬件电路来实现,使得系统的工作可靠性大为提高。
由于FPGA具有IsP功能,当设计需要更改时,只需更改FPGA中的控制和接口电路,利用EDA工具将更新后的设计下载到FPGA中即可,无需更改外部电路的设计,大大提高了设计的效率。
另外,在本文设计的系统中充分考虑了实际生活的需要,加入了键盘防抖、数码显示控制、自动报警的功能使得设计人性化、实用化,真正起到了为现实生化服务的目的。
因此,该密码锁具有较高的推广价值
2024/4/23 18:49:14 1.06MB 电子密码锁 FPGA
1
实现走马灯的VHDL代码。
用两种方法实现,分为顶层、底层
2024/3/28 2:05:49 123KB quartus II ,VHDL ,走马灯
1
EDA“梁祝”演奏电路的全部设计程序,已经经过QUARTUSII调试,有仿真波形
2024/3/8 1:12:10 2.2MB EDA梁祝
1
共 90 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡