介绍了一种控制领域里FPGA设计的新方法。
通过将Matlab中的Simulink组件AlteraDSPBuilder应用于PID控制系统的开发,在算法级上将现在新的SoC开发软件引入到了控制系统的顶层设计中来。
这种应用以FPGA硬件本身的优点解决了传统分立元件电路缺点,同时加速了控制算法设计的顶层实现,从而大大提高将各种新型PID算法广泛应用于实际工业控制系统的可行性。
2024/8/30 18:17:42 781KB PID DSP
1
基于FPGA的数字密码锁设计(VHDl代码全_11个模块均调试通过
2024/8/30 7:40:41 1.32MB fpga 数字密码锁
1
洗衣机控制器的要求1)设计一个电子定时器,定时时间为99秒,控制洗衣机作如下运转:启动→正转20秒→暂停10秒→反转20秒→暂停10秒→定时时间未到回到“正转20秒→暂停10秒→……”,定时到则停止;
2)若定时到,则停机发出LED全亮作为指示信号;
3)用数码管显示洗涤的剩余时间(秒数),按倒计时方式对洗涤过程作计时显示,直到时间到,停机;
洗涤过程由按下按键开始;
用LED0、LED3、LED6分别表示“正转”、“暂停”、“反转”三个状态,按复位键返回初始状态。
FPGA芯片为XILINX的XC7A100T,软件版本vivado2018.2,程序已经写好绑上自己的管脚就能用,里面有debug和testbench调试程序。
2024/8/29 5:25:01 22.48MB vivado fpga verilog 洗衣机控制程序
1
基于FPGA的音乐播放器设计基于FPGA的音乐播放器设计
2024/8/29 1:23:11 4.31MB 基于FPGA
1
FT245是一种实现SoC和PC机之间USB互联的芯片,工作模式为并行方式,并且有发送和接收缓存,此代码为基于FPGA的Verilog程序,代码移植性高,可读性强
2024/8/28 20:47:49 9KB FT245 usb FPGA
1
DDS的原理及FPGA实现代码,需要的可以下载看看的,希望有用
2024/8/27 12:22:47 10.51MB DDS
1
FPGA小系统:主芯片为EP2C8Q208C8,最小系统包括基本引出端口、ASJTAG下载接口、VGA接口、RS232串口、四位独立按键、flash、液晶接口、ps2接口。
2024/8/26 16:11:05 10.14MB FPGA小系统
1
XilinxISE11.1的跑马灯程序,是基于Spartan-3AN入门板套件的,里面就两个关键文件,一个是verilog源文件(TestLED.v),一个用户约束文件TestLED.ucf(不是Spartan-3AN类型平台,对照你自己的板卡引脚说明文档相应修改即可),自己只需把这两个文件添加到工程中,然后综合,再创建bit下载文件,用iMpact烧录到器件中。
这是初学者学习FPGA非常直观的一个入门实例。
2024/8/25 19:22:47 47KB Xilinx ISE11.1 Spartan-3AN 跑马灯
1
课程设计做的音乐播放器,内置mif文件中存了3首歌曲,分别为《世上只有妈妈好》、《祝你生日快乐》、《两只老虎》。
能够实现播放/暂停、上一首、下一首功能
2024/8/25 18:17:27 1.57MB FPGA Verilog 音乐播放器
1
乘法器的设计思想,其实就是把乘法还原成加法来实现。
注意一点,就是进入乘法器的数据和结果数据,要在正确的时间提取。
乘法不能过快,要慢于计算周期。
简单除法的思想,就是将除法,还原为减法的过程。
2024/8/22 17:58:23 304KB FPGA Verilo 串行乘法器 简单除法器
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡