官方给的ddr3测试程序长达万行，有木有很痛苦的感觉？来来来，这个测试接口只有300行左右，实现了顺序写入及顺序读出，可以让你在半个小时之内了解具体的实现方法，本程序在ml605及ise14.4的ddr3.92上验证过，可以正常读写，但仍然有bug,只是提供一个思路哈，我也在努力继续改进。

用于博客引用。
本书写的十分成体系，详细，还有比较易懂的仓库例子。
就是有点老，DDR3后面的没怎么找到，不过原理都一样了。
关于内存入门，非常非常推荐的一本书。
反正是我读过最系统最好的（中文）。
图片有“存储时代”水印。

压缩文件中包含了JESD标准规范中的JESD79-3F（DDR3标准规范）和JESD79-4A（DDR4标准规范），对于深入了解DDR3和DDR4有一定参考价值。

特权同学图书《AlteraFPGA伴你玩转USB3.0与LVDS》扫描版。
编辑推荐（1）《AlteraFPGA伴你玩转USB3.0与LVDS》基于AlteraCycloneⅣFPGAUSB3.0LVDS的硬件开发平台，提供有丰富的例程讲解：从基础的FPGA入门实例到基于FPGA的UART、DDR3、USB3.0、LVDS传输实例。
（2）《AlteraFPGA伴你玩转USB3.0与LVDS》提供一站式入门学习方案：板级设计、软件工具和相关驱动安装、丰富的例程讲解，让读者快速掌握FPGA各种片内资源的应用以及接口时序的设计。
内容简介本书主要使用Altera公司的CycloneⅣFPGA器件（引出自带的LVDS接口）和Cypress公司的USB3.0控制器芯片FX3，以及一些常见的DDR2存储器、UART电路、扩展接口等，由浅入深地引领读者从板级设计、软件工具、相关驱动安装、基础的FPGA实例以及基于FPGA的UART、DDR2、USB3.0、LVDS传输实例入手，掌握FPGA各种片内资源的应用以及接口时序的设计。
本书基于特定的FPGA开发平台，既有足够的理论知识作支撑，也有丰富的例程进行实践学习，并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。
对于希望基于FPGA实现LVDS和USB3.0开发的工程师，本书所提供的很多实例是很好的参考原型，有助于实现快速系统原型的开发。
目　　录目录Contents第1章FPGA、USB与LVDS概述1.1FPGA发展概述1.2FPGA的优势1.3FPGA应用领域1.4FPGA开发流程1.5USB接口概述1.5.1USB发展史1.5.2USB3.0概述1.6LVDS接口概述第2章实验平台板级电路详解2.1板级电路整体架构2.2电源电路2.3FPGA时钟与复位电路2.3.1FPGA时钟晶振电路2.3.2FPGA复位电路2.4FPGA配置电路2.5FPGA供电电路2.6DDR2芯片电路2.7UART芯片电路2.8LVDS接口与液晶屏背光接口电路2.8.1差分走线2.8.2阻抗匹配2.8.3LVDS和单端信号间的串扰2.8.4电磁干扰2.8.5LVDS线缆选型2.8.6LVDS连接器定义2.9USB3.0控制器FX3电路2.10扩展接口电路2.11FPGA引脚定义第3章软件安装与配置3.1软件下载和许可证申请3.2QuartusⅡ与ModelSimAltera的安装3.3文本编辑器Notepad安装3.4QuartusⅡ中使用Notepad的关联设置3.5USBBlaster的驱动安装3.5.1WindowsXP系统的USBBlaster安装3.5.2在Windows7系统安装USBBlaster3.5.3在Windows8系统安装USBBlaster3.6串口芯片驱动安装3.6.1驱动安装3.6.2设备识别3.7USB3.0控制器FX3的SDK安装3.8USB3.0控制器FX3的驱动安装AlteraFPGA伴你玩转USB3.0与LVDS第4章第一个例程与FPGA下载配置概述4.1LED闪烁与PLL配置实例4.1.1功能概述4.1.2新建QuartusⅡ工程4.1.3IP核配置——PLL4.1.4引脚分配4.1.5闲置引脚设置4.1.6Verilog代码解析4.2AlteraFPGA配置方式概述4.2.1AS配置方式4.2.2PS配置方式4.2.3JTAG配置方式4.3基于JTAG的sof文件FPGA在线烧录4.4基于JTAG的jic文件SPIFlash固化第5章DDR2、UART以及NiosⅡ实例5.1DDR2控制器集成与读/写测试5.1.1功能概述5.1.2IP核配置——片内RAM5.1.3IP核配置——DDR2控制器5.1.4DDR2引脚电平设置5.1.5Verilog代码解析5.1.6板级调试5.2UART2USB的Loopback收发实例5.2.1功能概述5.2.2Verilog代码解析5.2.3板级调试5.3基于最小NiosⅡ系统的SystemID打印实例5.3.1Qsys系统概述5.3.2Qsys工具基本使用5.3.3Qsys组件添加与互连5.3.4Qsys系统生成5.3.5QuartusⅡ工程设计实现5.3.6软件开发工具EDS5.3.7SystemID外设

ddr3的参考设计，pcb是allegro格式（.dra)

Writeleveling功能和Fly_by拓扑密不可分。
Fly_by拓扑主要应用于时钟、地址、命令和控制信号，该拓扑可以有效的减少stub的数量和他们的长度，但是却会导致时钟和Strobe信号在每个芯片上的飞行时间偏移,这使得控制器（FPGA或者CPU）很难保持tDQSS、tDSS和tDSH这些参数满足时序规格。
因此writeleveling应运而生，这也是为什么在DDR3里面使用fly_by结构后数据组可以不用和时钟信号去绕等长的原因，数据信号组与组之间也不用去绕等长，而在DDR2里面数据组还是需要和时钟有较宽松的等长要求的。

通过USB下发一张图片到DDR3并显示在VGA上

JEDEC2012/07新版DDR3内存规格JEDEC2012/07新版DDR3内存规格JEDEC2012/07新版DDR3内存规格JEDEC2012/07新版DDR3内存规格

NVDIA显卡原理图和PCB源文件。
NVDIA_显卡_原理图和PCB_源文件是cadenceallegro画的，版图完整，做硬件的哥们儿，有福了，已量产，有BGA,HDMIDVI,DDR3,PCIE——16X等等各种工业标准量产封装库直接调用，呵呵！内部板层分割处理合理，已值得一学。
GEFORCE显卡原理图PCB源文件

近期调试xilinxV6的DDR3，自己写代码代替了example_design中的traffic_gin文件，增加了读写异步FIFO。
并且数据校对也完成。
期间遇到的问题及解决方法都已写入，希望能帮到需要的各位！

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。