Altera_stratixVGX_5sgxea7nf45fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2024/12/24 5:25:24
272.91MB
1
最简单的办法就是把别人破解完全的dsp_builder安装目录下的两个dll文件覆盖到自己的目录下，如D:\altera\11.0\quartus\dsp_builder\bin下面的PortMangager.dll和SimgenExport.dll两个文件复制到自己目录下即可，其实破解器.exe主要就是破解了这两个文件，而license都大同小异，只要改下hostid可以用于不同版本不同主机上。
2024/12/6 16:07:30
1.66MB
1
这是我用Matlab的HDLCoder工具，然后结合Altera的CycloneII芯片FPGA视频图像开发平台仿真调试，这是最终版的源代码。
为省去大家纠结的痛苦，请注意：pixelin是像素输入；
x_in，y_in分别是像素点坐标位置；
clkenble是时钟使能；
width，height分别是图像的宽和高；
pixelout是输入像素点对应的均衡化因子，用它*255/(width*height)就是均衡化后的像素值；
为省去大家纠结的痛苦，请注意：pixelin是像素输入；
x_in，y_in分别是像素点坐标位置；
clkenble是时钟使能；
width，height分别是图像的宽和高；
pixelout是输入像素点对应的均衡化因子，用它*255/(width*height)就是均衡化后的像素值；
2024/11/21 11:49:43
16KB
1
数字滤波器的MATLAB与FPGA实现：ALTERA/VERILOG版2015-03-01版pdf格式带目录
2024/10/11 20:03:14
69.13MB
1
Altera_cycloneIVGX_4cgx15_startFPGA开发板资料Cadence硬件原理图+PCB+VERILOG例程源码+文档资料
2024/10/10 7:20:02
66.39MB
1
mBnB码是光纤通信系统中常用的码型之一,本次设计了一种简单实用的5B6B编码方法,并提出了用Altera开发系统的硬件描述语言VHDL实现全数字5B6B编译码电路的设计思想和方法,最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL语言设计方法。
关键词:5B6B码;FPGA;VHDL语言;波形仿真
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL语言设计方法。
关键词:5B6B码;FPGA;VHDL语言;波形仿真
2024/10/7 8:55:27
512KB
1
分给的再高都不过分决定能用，SingalTAP自己看波形DE2板子可以用，AD采样用的一个很随意的并行AD，EP2CQ208的芯片要自己改下SingaltapII的存储深度，如果这个自己都编译不过，理解不了的话，就放弃FFT吧
2024/9/15 6:27:31
30.34MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB