3种最常用的硬件描述语言的高亮文件打包下载。
2023/12/19 20:44:55 6KB verilog vhdl systemverilog fpga
1
模块采用verilog硬件描述语言编写,可以用于基于IEEE802.15.4协议的Zigbee技术,加密时采用128bit。
2023/12/15 7:11:41 21KB Zigbee 802.15.4 AES Verilog
1
本书全面讲解了fpga系统设计的背景知识、硬件电路设计,硬件描述语言veriloghdl的基本语法和常用语句,fpga的开发工具软件的使用,基于fpga的软核嵌入式系统,fpga设计的基本原则、技巧、ip核,fpga在接口设计领域的典型应用,fpga+dsp的系统设计与调试,以及数字变焦系统和pci数据采集系统这两个完整的系统设计案例。
本书实例丰富,适合fpga系统设计初学者。
1
ispLEVER2.0是一套完整的EDA软件。
设计输入可采用原理图、硬件描述语言、混合输入三种方式。
能对所设计的数字电子系统进行功能仿真和时序仿真。
编译器是此软件的核心,能进行逻辑优化,将逻辑映射到器件中去,自动完成布局与布线并生成编程所需要的熔丝图件。
软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件
2023/11/13 20:31:55 1.91MB LEVER
1
VerilogHDL是一种在广泛的抽象层次设定说明数字系统的硬件描述语言,它支持早期的行为级抽象设计概念,以及后期结构级抽象设计的实现。
在设计过程中,进行逻辑结构设计部分时可以将行为结构和层次化结构混合起来。
本文采用VerilogHDL来设计电梯控制器,其代码具有良好的可读性和易理解性,源程序经quartusII9.0软件平台的综合和仿真.
2023/11/9 15:19:24 17KB verilog hdl
1
本文档介绍了一种基于FPGA的数字通信多路时分复用和解复用系统,使用硬件描述语言很好的实现了系统功能。
1
用严格的组合逻辑和时序逻辑和状态机实现了千兆以太网和电脑的收发通讯,接受到的数据显示到数码管上。
verilog硬件描述语言再quartus13.1上编写,硬件采用的是黑金的AX530,程序自己写的,比黑金的程序逻辑清晰,注释全面
2023/9/20 22:21:32 5.55MB 以太网 udp fpga verilog
1
在HDLE-1硬件描述语言综合实验平台上,用16×16LED阵列汉字显示学生本人的名字以及所在班级(至少显示出姓名)。
内含clk时钟降频。
2023/9/16 3:41:56 1.82MB VHDL
1
系统阐述数字系统开发的相关知识,主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬件描述语言等。
全书以QuartusⅡ、SynplifyPro软件为平台,以Verilog—1995和Verilog—2001语言标准为依据,以可综合的设计为重点,通过大量经过验证的数字设计实例,系统阐述数字系统设计的方法与技术,由浅入深地介绍Verilog工程开发的知识与技能
2023/9/3 11:38:39 9.91MB EDA FPGA Verilo
1
VerilogHdl硬件描述语言,的ADC0809接口程序。
2023/9/1 18:43:28 140KB Verilog Hdl ADC0809
1
共 46 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡