本资源中的串口收发协议带奇偶校验,能够实现纵情字符串的收发成果,相对于可用,开拓货物是ISE14.7,用Verilog语言实现。



2023/4/15 2:21:19 1.08MB FPGA Verilog 串口 奇偶校验
1
基于C#语言的上位机串口通讯助手的源代码,极其适宜初学者,成果残缺,能够自动识别实用的COM端口,也反对于手动输入端标语,配置波特率、数据位、停止位、校验位,能够遴选接受的数据格式(16进制以及字符串格式),可实现按时向串口发送数据,代码约莫约莫知道,反对于二次开拓编程。
2023/4/3 3:19:33 562KB C# 串口通信 源代码 上位机
1
DSP以及尺度外设库:资源编号:STSW-STM32065资源称谓:STM32F4DSPandstandardperipheralslibrary文件名:stm32_f105-07_f2_f4_usb-host-device_lib.zip下载地址:http://www.st.com/web/catalog/tools/FM147/CL1794/SC961/SS1743/PF257901#USB库:资源编号:STSW-STM32046资源称谓:STM32F105/7,STM32F2andSTM32F4USBon-the-goHostanddevicelibrary(UM1021)文件名:stm32_f105-07_f2_f4_usb-host-device_lib.zip下载地址:http://www.st.com/web/en/catalog/tools/PF257882ETH以太网库:资源编号:STSW-STM32046资源称谓:LwIPTCP/IPstackdemonstrationforSTM32F4x7microcontrollers(AN3966)文件名:stsw-stm32070.zip下载地址:http://www.st.com/web/catalog/tools/FM147/CL1794/SC961/SS1743/PF257906【CMSIS】Cortex微抑制器软件接口法度圭表标准(CortexMicrocontrollerSoftwareInterfaceStandard(CMSIS).)版本:V4.2宣告日期:31.July2014【STM32F4xx_StdPeriph_Driver】STM32F40x系列CPU尺度外设驱动法度圭表标准版本:V1.5.0宣告日期:06-March-2015【STM32_USB_OTG_Driver】STM32F105/7xx,STM32F2xxandSTM32F4xxUSBDeviceLibrary版本:V2.1.0宣告日期:2012-03-19【STM32_USB_Device_Library】STM32F105/7xx,STM32F2xxandSTM32F4xxUSBDeviceLibrary版本:V1.1.0宣告日期:2012-03-05【STM32_USB_HOST_Library】STM32F105/7xx,STM32F2xxandSTM32F4xxUSBHostLibrary版本:V2.1.0宣告日期:2012-03-19【STM32F4x7_ETH_Driver】STM32F4x7EthLibrary版本:V1.1.0宣告日期:31-July-2013***********************************************************************************************************版本:V1.0*阐发:本试验首要实现FreeRTOS+STemWin+FatFS+USBHost综合*试验目的:*1.学习FreeRTOS+STemWin+FatFS+USBHost综合*2.这里的USBHost首要实现U盘相关处置,反对于U盘热插拔。
*用户能够依据需要在usb_usr.c文件中的插入检测函数:*USBH_USR_Configuration_DescAvailable大概函数USBH_USR_Init函数到场插入标志*插入检测函数:*USBH_USR_DeviceDisconnected*试验内容:*1.按下按键K1能够经由串口打印责任实施情景(波特率115200,数据位8,奇偶校验位无,停止位1)*=================================================*
2023/3/30 17:29:51 12.16MB STM32 FreeRTOS FatFS USB
1
银行联行号就是一个地区银行的独一识别标志。
用于人民银行所组织的大额支付系统\小额支付系统\城市商业银行银行汇票系统\全国支票影像系统(含一些城市的同城票据自动清分系统)等跨区域支付结算业务。
由12位组成:3位银行代码+4位城市代码+4位银行编号+1位校验位。
2023/2/19 10:57:55 4.7MB 联行号 cnaps
1
文章简单引见了PIC单片机奇偶校验位的生成程序
1
特点:1).监控串口:具有端口监控功能,可以监控、拦截、保存所收发的数据(NT/2K/XP/Vista/Win7)。
2).串口调试:支持常用的串口操作功能,支持大数据量的收发、保存,支持自动发送。
3).动态变参:在不改变当前所打开端口的情况下,能动态改变端口参数(如:波特率、校验位、流控制等)。
4).双模编辑:数据发送区内嵌十六进制编辑器(类似UltraEdit),支持十六进制文本双模式切换编辑,支持unicode。
5).国际版本:国际版,支持多国语言。
6).无需安装:界面友好,方便易用。
简要描述:1).用于串口调试,支持常用的110-256000波特率,支持自定义波特率。
2).能以字符或十六进制接收或发送任何数据,能发送、接收任意大小的文件。
3).在不改变当前所打开端口的情况下,能动态改变端口参数(如:波特率、校验位、流控制等)。
4).数据发送区可实时编辑、发送文本数据。
5).能将所接收的原始数据以及显示数据分别保存。
6).数据发送区允许设置发送周期,自动发送数据。
7).可调试的端口范围是COM1-COM255,支持扩展端口(USBRS232)。
8).可设置字体、文字颜色、背景颜色。
9).允许将发送区的数据在接收区回显,模仿终端操作。
10).允许发送区数据以回车键作为发送操作信号。
11).Terminal模式支持自动应答功能,支持Hex、Text、浮点数等类型。
12).Terminal模式支持预定义数据发送,支持Hex、Text、浮点数等类型。
13).Monitor模式支持彩色文本显示,便于更好的区分、观察数据.14).允许Monitor模式下拦截到的数据以十六进制或字符方式显示。
15).允许接收区在接收到的数据后添加回车字符(CRLF),便于观察数据。
16).可将Terminal模式下接收到的数据按照十六进制文本方式导出到文件或剪贴板。
17).允许保存程序环境变量。
18).定义热键,方便操作。
19).国际版,支持多国语言。
20).数据发送区内嵌十六进制编辑器,支持unicode。
21).支持串口监控功能,可以监控串口设置以及收发的数据。
22).在线自动更新提示功能,当有可用新版本时提示用户下载。
23).本程序线程安全,可以同时启动多个副本调试多个串口。
A.程序拥有端口监控功能,可以监控内核事件并拦截所有通过指定端口收发的数据,该功能目前只在2000/XP/2003平台上有效。
1.在使用监控功能前必须保证所要监控的端口处于关闭状态。
2.运行本程序,选择所要监控的端口并启动监控功能,然后启动要被监控的端口;
B.程序第一次启动时自动设置语言,也可以手动在View->Language菜单项选择相应的语言,目前支持英文、简体中文、繁体中文。
2.运行环境---------------------Windows9x/2000/XP/2003/Vista/Win73.安装与卸载---------------------运行解压软件,将压缩包解压到指定目录完成安装。
卸载时只需将程序目录删除。
4.软件使用---------------------SUDTAccessPort安装完成后即可使用。
2015/4/15 2:27:04 824KB 串口监听工具 串口 串口监听
1
很实用的Verilog实例!目录:王金明:《VerilogHDL程序设计教程》程序例子,带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器(不含优先顺序)【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“?”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的
2020/10/10 20:05:56 127KB Verilog 实例 经典
1
CRC15校验,输入二进制位数组,前往的16位无符号校验码和长度为15的校验位数组。
可用于CAN总线中CRC校验位的生成。
CRC-15算法。
P(x)=x15+x14+x10+x8+x7+x4+x3+x0
2021/3/20 6:26:19 12KB LabVIEW CAN CRC
1
51单片机用C言语取出奇偶校验位的简单方法
2022/10/25 13:59:06 20KB 51 C语言 奇偶校验
1
身份证批量校验的工具,只有一个HTML文件!!!该工具可以校验身份证号码的内容如下:1、能否是15或18。
2、日期能否正确。
3、身份证校验位能否正确。
4、支持带X的身份证校验。
2019/3/16 5:39:01 2KB 身份证 校验 HTML
1
共 33 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡