Verilog官方语法
2024/3/2 21:51:56 2.11MB Verilog语法
1
从opencores网站上下载的SPIIP核verilog代码,很好代码风格
2024/2/25 20:43:06 562KB SPI IP核
1
基于Verilog的FPGA步进电机控制,用fpga实现步进电机运转
2024/2/22 9:33:34 16KB 步进电机
1
使用Verilog语言,可以对PHY88E1111芯片通过MDIO口进行寄存器的读写工作,以完成相应的配置。
2024/2/18 14:03:38 9KB 88E1111 配置 Verilog
1
基于verilog的数字频率计代码仿真和报告
2024/2/15 16:33:57 412KB 数字频率计
1
FPGA、Verilog浮点计算加减乘除
2024/2/14 5:21:42 2KB FPGA Verilog 浮点计算 加减乘除
1
一个电梯,八个楼层,每个楼层有上下按钮,电梯内部有到达各个楼层的按钮。
2024/2/13 19:46:57 4KB 电梯
1
全套的代码,验证可用,sd传输模式,基于QUARTUSII软件实现FPGA与SD卡SD模式通信
2024/2/10 22:10:03 1023KB FPGA sd Verilog
1
我自己原创的用veriloghdl语言编写的一个(7,3)循环码的编码器.文件压缩包中除了有.v的源文件外,还把在maxplusII下仿真波形图的文件也包括进去了,供网友参考.仿真中输入了两个信息码字分别是"011"和"101".生成多项式采用的是x^4+x^3+x^2+1
2024/2/10 15:36:46 37KB verilog 循环码 编码
1
设计带符号位的8位加法器电路,每个加数的最高位为符号位,符号位‘1’表示-,符号位‘0’表示+
2024/2/8 7:10:18 614B EDA Verilog 二进制加法器
1
共 871 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡