行使VHDL编写的16位数字计数器,另外可在法度圭表标准中更正为纵情的2N分频器
2023/4/13 15:39:56 175KB VHDL 计数器 16位
1
本文使用实例描摹了在FPGA/CPLD上使用VHDL举行分频器方案,搜罗偶数分频、非50%占空比以及50%占空比的奇数分频、半整数(N+0.5)分频、小数分频、分数分频以及积分分频。
1
该抢答器使用VHDL语言编写,能实现:(1)能够举行多路抢答,抢答台数为8.(2)能够在抢答末了后举行20秒倒计时,20秒倒计时后无人抢答则展现超时,并报警。
(3)能展现超前抢答台号并展现犯规警报。
(4)体系复位落伍入抢答外形,当有一起抢答按键按下,那末该路抢复书号将其余各路抢复书号封锁,同时铃声音起,直至该路按键松开,展现牌展现该路抢答台号。
2023/4/13 0:34:22 485KB FPGA VHDL 八人抢答器
1
有残缺的代码,也有方案好的残缺的法度圭表标准工程,拿患上手后能够直接在Quartus2上运行,还附有方案报告,搜罗毗邻图以及仿真图!
2023/4/12 7:05:29 3.89MB VHDL 电子时钟
1
Qomputer文件夹下是最终的工程,COMPUTER文件夹下是各个部件的调试及实现,另附上报告一份,便捷读者浏览
2023/4/10 22:08:42 4.72MB CPU VHDL
1
四位乘法器的方案,搜罗vhdl代码以及阐发,另有输入图形
2023/4/8 12:46:40 84KB vhdl 乘法器
1
在QuartusII软件平台的底子上,基于VHDL语言及图形输入,付与FPGA方案了一款数字秒表,同时,给出了数字秒表体系方案方案及各个成果模块的方案原理。
经由对于体系举行编译、仿真,并下载到Cyclone系列EP2C5Q208C8器件中举行测试,下场评释,本方案能实现计时展现、启停、复位及计时溢出报警成果。
2023/4/8 8:39:56 210KB FPGA
1
FPGA方案本领与案例开拓详解第二版,内容饱满详尽.以硬件描摹语言(Verilog或者VHDL)所实现的电路方案,能够经由约莫的综合与方案,快捷的烧录至FPGA上举行测试,是现代IC方案验证的本领主流。
这些可编纂元件能够被用来实现一些底子的逻辑门电路(譬如AND、OR、XOR、NOT)大概更繁杂一些的组剖析果譬如解码器或者数学方程式。
在大大都的FPGA外面,这些可编纂的元件里也搜罗影像元件譬如触发器(Flip-flop)大概其余愈加残缺的影像块。
2023/4/7 6:46:44 142.61MB FPGA
1
cic滤波器的VHDL法度圭表标准,残缺的VHDL语言描摹的5级级联CIC滤波器。
能够取种种抽取倍数(num),当不使历时能够被旁路(bypass),时钟使能(clk_en).抽取后的盘算量小(flag)。
2023/4/6 9:02:45 3KB 5级CIC的VHDL程序
1
新尽头FPGA开拓指南V1.3−ALIENTEK新尽头NewStart开拓板教程供学习使用,若有需要能够买新尽头开拓板。
FGPA能做甚么呢?能够毫不侈靡地讲,FGPA能实现任何数字器件的成果,上至高成果CPU,下至约莫的74电路,均能够用FGPA来实现。
FGPA彷佛一张白纸或者是一沉积木,工程师能够经由传统的原理图输入或者硬件描摹语言(如VerilogHDL、VHDL)从容中间案一个数字体系。
经由软件仿真,能够当时验证方案的准确性。
在PCB(电路印制板)实现之后,还能够行使FGPA的在线更正才气,随时更正方案而不用窜改硬件电路。
使用FGPA来开拓数字电路,能够大大提前方案功夫,削减PCB面积,普及体系的牢靠性。
2023/4/5 18:48:18 41.22MB FPGA 新起点FPGA FPGA开发指南 FPGA开发
1
共 446 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡