FPGA实现图像采集,自动阈值分割和边缘提取。
2023/12/6 19:39:57 6.57MB 边缘检测 FPGA 自动阈值
1
FPGA入门经典夏宇闻老师编写北航出版社出版
2023/12/6 10:45:18 1.73MB Verilog 夏宇闻 FPGA
1
工程都已经建好了,引脚分配完成,可以直接下载测试
2023/12/5 14:12:47 4.73MB FPGA
1
开发FPGA的人应该都知道这个牛人HDL语言的经典论文
2023/12/4 17:17:16 2.05MB FPGA Verilog VHDL ASIC
1
FPGA实现LVDS信号输出LCD控制器verilog。
FPGA实现LVDS信号输出,可输出所需要的RGB等画面,LVDS是单通道输出verilog控制24寸TFTFPGALVDSLCDverilogTFT
2023/12/4 12:47:58 2.81MB FPGA LVDS LCD verilo
1
Xilinx和Altera-FPGA的基本逻辑单元对比,内有举例说明。
2023/12/4 6:02:25 449KB Xilinx Altera FPGA 基本逻辑单元
1
基于FPGA的出租车计价器设计verilog源代码
2023/12/3 4:21:55 2.85MB FPGA 出租车计价器 verilog源代码
1
文档详细讲述时序约束的定义,并使用vivado结合例子讲解,适合初学者学习FPGA开发
2023/12/1 16:39:40 1.71MB Vivado 时序约束
1
设计一个基于开发板的通信系统,要求在给定的开发板DE10-Lite上,完成以下任务:1)完成数模转换、四进制调制解调(fsk);
2)载波是正弦波,频率硬件可调。
2023/11/30 19:14:08 9.81MB fpga verilog fsk 调制解调
1
fpga资料,纯中文版的DE2-115开发板的中文使用手册,,
2023/11/30 11:52:50 2.96MB fpga
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡